阅读说明：本技术 一种可控的高电源抑制比延迟单元 (Controllable high power supply rejection ratio delay unit ) 是由 钟鹏飞 冯光涛 于 2020-06-17 设计创作，主要内容包括：本发明公开了一种可控的高电源抑制比延迟单元,高电源抑制比延迟单元包括：偶数个级联的反相器延迟单元,每个反相器延迟单元均连接一个电流源,每个级联的反相器延迟单元的输出端均连接一个寄生电容；每个反相器延迟单元连接的电流源在对应的反相器延迟单元输入为1时开启,为0时关闭。本发明通过控制电流源的电流值实现延时控制,若电流源为恒流源,则可以实现对延迟的精确控制,同时,由于反相器延迟单元在对输出端口放电时,其放电时间只和相连的电流源的电流值有关,而与电源的抖动无关,因此对电源噪声有很好的抑制,即具备高电源抑制比。(The invention discloses a controllable delay unit with high power supply rejection ratio, which comprises: the circuit comprises an even number of cascaded inverter delay units, each inverter delay unit is connected with a current source, and the output end of each cascaded inverter delay unit is connected with a parasitic capacitor; the current source connected to each inverter delay cell is turned on when the input of the corresponding inverter delay cell is 1 and turned off when the input of the corresponding inverter delay cell is 0. The invention realizes delay control by controlling the current value of the current source, can realize accurate control of delay if the current source is the constant current source, and simultaneously has good inhibition on power supply noise, namely high power supply inhibition ratio, because the discharge time of the inverter delay unit is only related to the current value of the connected current source and is not related to the jitter of the power supply when the inverter delay unit discharges to the output port.)

一种可控的高电源抑制比延迟单元

技术领域

本发明涉及集成电路技术领域，具体涉及一种可控的高电源抑制比延迟单元。

背景技术

如图1所示，为传统INV延时单元设计，V_in为输入信号，V_b为中间信号，V_out为最终输出信号，C1和C2为寄生电容。如图2所示，当V_in为0时，V_b为1，V_out为0；当V_in从0变为1时，V_b从1变为0，V_out从0变为1，实现信号的传输，且引入一个输出延时Tdelay，Tdelay受工艺，电源和温度影响很大，在实际设计中很难控制，当电源上存在噪声时，还会引入很大的jitter，电源抑制比很差，因此，有必要提供一种可控的高电源抑制比延迟单元解决上述技术问题。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种可控的高电源抑制比延迟单元，通过控制电流源的电流值实现延迟单元的延时控制。

为实现上述目的，本发明采用的技术方案如下：

一种可控的高电源抑制比延迟单元，所述高电源抑制比延迟单元包括：偶数个级联的反相器延迟单元，每个反相器延迟单元均连接一个电流源，每个级联的反相器延迟单元的输出端均连接一个寄生电容，第一级反相器延迟单元的输入端连接输入信号，最后一级反相器延迟单元的输出端连接输出信号；每个反相器延迟单元连接的电流源在对应的反相器延迟单元输入为1时开启，为0时关闭。

进一步，如上所述的一种可控的高电源抑制比延迟单元，所述高电源抑制比延迟单元包括：包括：第一反相器延迟单元、第二反相器延迟单元、第一寄生电容、第二寄生电容、第一电流源和第二电流源；

所述第一反相器延迟单元的输入端连接输入信号V_in，所述第一反相器延迟单元的输出端连接所述第一寄生电容和所述第二反相器延迟单元的输入端，所述第二反相器延迟单元的输出端连接所述第二寄生电容和输出信号V_out；所述第一反相器延迟单元连接所述第一电流源，所述第二反相器延迟单元连接所述第二电流源。

进一步，如上所述的一种可控的高电源抑制比延迟单元，若所述输入信号V_in为0，所述第一反相器延迟单元的输出端的中间信号V_b则为1，所述输出信号V_out为0；

当所述输入信号V_in由0变为1时，所述第一电流源开始工作，并对所述第一寄生电容放电，所述中间信号V_b由1逐渐变为0，放电时间为：

其中，T1为放电时间，C1为所述第一寄生电容的电容值，VDD为电源电压，I1为所述第一电流源的电流值。

进一步，如上所述的一种可控的高电源抑制比延迟单元，若所述输入信号V_in为1，所述第一反相器延迟单元的输出端的中间信号V_b则为0，所述输出信号V_out为1；

当所述输入信号V_in由1变为0时，所述第一电流源关闭且所述中间信号V_b变为1，同时所述第二电流源开始工作，并对所述第二寄生电容放电，所述输出信号V_out由1逐渐变为0，放电时间为：

其中，T2为放电时间，C2为所述第二寄生电容的电容值，VDD为电源电压，I2为所述第二电流源的电流值。

进一步，如上所述的一种可控的高电源抑制比延迟单元，若所述第一电流源的电流值和所述第二电流源的电流值相等，且所述第一寄生电容的电容值和所述第二寄生电容的电容值相等，则所述高电源抑制比延迟单元的延迟时间近似为：

其中，T为延迟时间，C为所述第一寄生电容和所述第二寄生电容的电容值，VDD为电源电压，I为所述第一电流源和所述第二电流源的电流值。

进一步，如上所述的一种可控的高电源抑制比延迟单元，所述第一电流源和所述第二电流源为不受工艺、温度影响的恒流源。

本发明的有益效果在于：本发明通过控制电流源的电流值实现延时控制，若电流源为恒流源，则可以实现对延迟的精确控制，同时，由于反相器延迟单元在对输出端口放电时，其放电时间只和相连的电流源的电流值有关，而与电源的抖动无关，因此对电源噪声有很好的抑制，即具备高电源抑制比。

附图说明

图1为本发明实施例中提供的传统反相器型延迟单元的结构示意图；

图2为本发明实施例中提供的传统反相器型延迟单元的信号时序图；

图3为本发明实施例中提供的传统反相器型延迟单元的级联结构示意图；

图4为本发明实施例中提供的一种可控的高电源抑制比延迟单元的结构示意图；

图5本发明实施例中提供的一种可控的高电源抑制比延迟单元的信号时序图；

图6本发明实施例中提供的一种可控的高电源抑制比延迟单元的级联结构示意图。

具体实施方式

下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。

如图4所示，一种可控的高电源抑制比延迟单元，包括：偶数个级联的反相器延迟单元，每个反相器延迟单元均连接一个电流源，每个级联的反相器延迟单元的输出端均连接一个寄生电容，第一级反相器延迟单元的输入端连接输入信号，最后一级反相器延迟单元的输出端连接输出信号；其中，每个反相器延迟单元连接的电流源在对应的反相器延迟单元输入为1时开启，为0时关闭。

需要说明的是，本发明的反相器延迟单元可以根据实际需求来增加个数，增加的越多延时越大。

下面详细描述由两个级联的反相器延迟单元组成的高电源抑制比延迟单元的结构和工作原理。

如图4-5所示，一种可控的高电源抑制比延迟单元，包括：第一反相器延迟单元INV1、第二反相器延迟单元INV2、第一寄生电容C₁、第二寄生电容C₂、第一电流源I₁和第二电流源I₂；

第一反相器延迟单元INV1的输入端连接输入信号V_in，第一反相器延迟单元INV1的输出端连接第一寄生电容C₁和第二反相器延迟单元INV2的输入端，第二反相器延迟单元INV2的输出端连接第二寄生电容C₂和输出信号V_out；第一反相器延迟单元INV1连接第一电流源I₁，第二反相器延迟单元INV2连接第二电流源I₂。

其中，VDD：电路电源为模块提供高电位，gnd：电路地为模块提供0电位。

若输入信号V_in为0，第一反相器延迟单元INV1的输出端的中间信号V_b则为1，输出信号V_out为0；

当输入信号V_in由0变为1时，第一电流源I₁开始工作，并对第一寄生电容C₁放电，中间信号V_b由1逐渐变为0，放电时间为：

其中，T1为放电时间，C1为第一寄生电容C₁的电容值，VDD为电源电压，I1为第一电流源I₁的电流值。

若输入信号V_in为1，中间信号V_b则为0，输出信号V_out为1；

当输入信号V_in由1变为0时，第一电流源I1关闭且中间信号V_b变为1，同时第二电流源I₂开始工作，并对第二寄生电容C₂放电，输出信号V_out由1逐渐变为0，放电时间为：

其中，T2为放电时间，C2为第二寄生电容C₂的电容值，VDD为电源电压，I2为第二电流源I₂的电流值。

若第一电流源I₁的电流值和第二电流源I₂的电流值相等，且第一寄生电容C₁的电容值和第二寄生电容C₂的电容值相等，则高电源抑制比延迟单元的延迟时间近似为：

其中，T为延迟时间，C为第一寄生电容C₁和第二寄生电容C₂的电容值，VDD为电源电压，I为第一电流源I₁和第二电流源I₂的电流值。

优选地，第一电流源I₁和第二电流源I₂为不受工艺、温度影响的恒流源。

由上式可以看出，在电源确定的前提下，可以通过控制I的电流值实现延迟单元的延时控制，可将I设计为不受工艺，温度影响的恒流源，从而实现对延迟的精确控制，同时，由于INV1和INV2在对输出端口放电时，其放电时间只和I有关，而与电源的抖动无关，因此该结构也对电源噪声有很好的抑制，即具备高电源抑制比。需要说明的是，此处的电源是指为模块供电的部分，而电流源是指电路内部在导通时会输出一个恒定电流的模块。如图3所示，以级联的方式使用图1所示的传统延时单元，假设每一个延时单元的延时为T，最后该通路上的延时为(N+4)*T。同样地，如图6所示，以级联方式使用本发明的延时单元用以实现上述延时。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。