阅读说明：本技术 一种基于gmsk技术的调制解调电路 (Modulation-demodulation circuit based on GMSK technology ) 是由 窦立刚 宁巧娇 潘吉华 李秋莉 吴良金 吴妮真 于 2020-07-20 设计创作，主要内容包括：本发明提供的一种基于GMSK技术的调制解调电路,包括调理电路、A/D转换电路、D/A转换电路、FPGA电路、电源电路、时钟电路、接口电路,电源电路与调理电路、A/D转换电路、D/A转换电路、FPGA电路分别连接,调理电路与A/D转换电路、D/A转换电路分别连接,A/D转换电路、D/A转换电路分别与时钟电路连接,A/D转换电路、D/A转换电路、时钟电路分别与FPGA电路连接,FPGA电路与接口电路连接,可以快速实现无线通信系统信号的调制与解调处理,并能实现外围电磁环境的侦测,相关器组成电路技术成熟度高,GMSK调制方式性能优良,具有很好应用前景。(The invention provides a modulation-demodulation circuit based on GMSK technology, which comprises a conditioning circuit, an A/D conversion circuit, a D/A conversion circuit, an FPGA circuit, a power circuit, a clock circuit and an interface circuit, wherein the power circuit is respectively connected with the conditioning circuit, the A/D conversion circuit, the D/A conversion circuit and the FPGA circuit, the conditioning circuit is respectively connected with the A/D conversion circuit and the D/A conversion circuit, the A/D conversion circuit and the D/A conversion circuit are respectively connected with the clock circuit, the A/D conversion circuit, the D/A conversion circuit and the clock circuit are respectively connected with the FPGA circuit, the FPGA circuit is connected with the interface circuit, the modulation and demodulation processing of wireless communication system signals can be quickly realized, the detection of peripheral electromagnetic environment can be realized, the maturity of the correlator composition circuit technology is high, the GMSK modulation mode has excellent performance and good application prospect.)

一种基于GMSK技术的调制解调电路

技术领域

本发明涉及一种基于GMSK技术的调制解调电路。

背景技术

GMSK调制解调技术：GMSK调制时在MSK(最小频移键控)调制器前***高斯低通预调制滤波器这样一种调制方式。GMSK提高了数字移动通信的频谱利用率与通信质量。其特点是在数据流送交频率调制器前线通过一个Gauss滤波器(预置滤波器)进行预调制滤波，以减少两个不同频率的载波切换时的跳变能量，使得在相同的数据传输速率时频道间距可以变的更紧密。由于数字信号在调制前进行了Gauss预置滤波处理，调制信号在交越零点的信号频谱紧凑、误码特性好。

发明内容

为解决上述技术问题，本发明提供了一种基于GMSK技术的调制解调电路。

本发明通过以下技术方案得以实现。

本发明提供的一种基于GMSK技术的调制解调电路，包括调理电路、A/D转换电路、D/A转换电路、FPGA电路、电源电路、时钟电路、接口电路，电源电路与调理电路、A/D转换电路、D/A转换电路、FPGA电路分别连接，调理电路与A/D转换电路、D/A转换电路分别连接，A/D转换电路、D/A转换电路分别与时钟电路连接，A/D转换电路、D/A转换电路、时钟电路分别与FPGA电路连接，FPGA电路与接口电路连接。

所述调理电路包括数字控制可变增益放大器D6、数字控制可变增益放大器D7、电容若干、电阻若干、时间继电器JSZ32、时间继电器JSZ33、传输变压器T2、传输变压器T4，时间继电器JSZ32与传输变压器T2的输入端连接，传输变压器T2的输出端与芯片数字控制可变增益放大器D6的输入引脚连接，芯片数字控制可变增益放大器D6的8脚、9脚分别与电容C281一端、电容C280一端连接，电容C281另一端与电阻R72一端、电阻R76一端分别连接，电容C280另一端与电阻R71一端、电阻R75一端分别连接，电阻R71另一端与电阻R72另一端短接，电阻R75另一端、电阻R76另一端分别与A/D转换电路连接，电阻R75另一端电阻R76另一端之间串联电容C282，电阻R71与电阻R72之间的节点与A/D转换电路连接，且此节点与电容CH一端连接，电容CH另一端接地；

时间继电器JSZ33与传输变压器T4的输入端连接，传输变压器T4的输出端与芯片数字控制可变增益放大器D7的输入引脚连接，芯片数字控制可变增益放大器D7的8脚、9脚分别与电容C284一端、电容C283一端连接，电容C284另一端与电阻R74一端、电阻R78一端分别连接，电容C283另一端与电阻R73一端、电阻R77一端分别连接，电阻R74另一端与电阻R73另一端短接，电阻R77另一端、电阻R78另一端分别与A/D转换电路连接，电阻R77另一端电阻R78另一端之间串联电容C285，电阻R73与电阻R74之间的节点与A/D转换电路连接，且此节点与电容CH一端连接，电容CH另一端接地。

所述A/D转换电路包括A/D转换芯片D2、电阻若干、电容若干，A/D转换芯片D2的37脚、38脚分别与电阻R75另一端、电阻R76另一端连接，A/D转换芯片D2的44脚、43脚分别与电阻R77另一端、电阻R78另一端分别连接，电阻R71与电阻R72之间的节点、电阻R73与电阻R74之间的节点分别与A/D转换芯片D2的41脚连接，A/D转换芯片D2的49脚、50脚分别与时钟电路连接，且A/D转换芯片D2的49脚与50脚之间串联电阻R1。

所述D/A转换电路包括A/D转换芯片D3、时间继电器JSZ31、传输变压器T1、电容若干、电阻若干，时间继电器JSZ31与传输变压器T1初级侧连接，传输变压器T1的次级侧与A/D转换芯片D3连接，A/D转换芯片D3的90脚、91脚分别与时钟电路连接，A/D转换芯片D3的90脚与91脚之间串联电阻R4。

所述FPGA电路包括FPGA芯片D4，FPGA芯片D4的输入端引脚分别与A/D转换电路的输出端引脚、时钟电路的输出端引脚分别连接，FPGA芯片D4的输出端与D/A转换电路的输入端引脚连接，FPGA芯片D4的接口引脚与接口电路连接。

所述电源电路包括三端稳压器N3、稳压器N5～N8、电容若干、电阻若干、所述三端稳压器N3输入端与市用电源连接，三端稳压器N3输出端分别输出+5V、+3.3V电压，稳压器N5、N7输入端分别与+3.3V电压连接，稳压器N5、N7输出端分别与A/D转换芯片D2电源接口、FPGA芯片D4电源接口连接，稳压器N6、N8输入端分别与+5V电压连接，稳压器N6、N8输出端分别与A/D转换芯片D2电源接口、时钟电路的电源接口连接。

所述时钟电路包括时钟驱动器D13、电阻若干、电容若干、放大器D9、变压器D11、时钟振荡器Z1，放大器D9输入端与电容、电阻组成的桥式电路连接，放大器D9的输出端与变压器D11的初级侧连接，变压器D11的次级侧1脚、3脚分别与时钟驱动器D13的4脚、3脚分别连接，时钟振荡器Z1的5脚、4脚分别与时钟驱动器D13的6脚、7脚连接，时钟驱动器D13的1脚、9脚、16脚、25脚、32脚短接后与电源电路连接，时钟驱动器D13的26脚、27脚与A/D转换电路连接，时钟驱动器D13的30脚、31脚分别与D/A转换电路连接，时钟驱动器D13的28脚、29脚分别与FPGA芯片连接。

所述接口电路包括电平转换芯片D15、电平转换芯片D16、电容若干、电阻若干，调制解调器经电平转换芯片D15、电平转换芯片D16分别与跳控单元和通讯单元的电平转换芯片连接，有利于单元间信号的安全稳定传输。

本发明的有益效果在于：可以快速实现无线通信系统信号的调制与解调处理，并能实现***电磁环境的侦测，相关器组成电路技术成熟度高，GMSK调制方式性能优良，具有很好应用前景。

附图说明

图1是本发明的模块连接示意图；

图2是本发明的调理电路；

图3是本发明的A/D转换电路；

图4是本发明的D/A转换电路；

图5是本发明的FPGA电路；

图6是本发明的电源电路；

图7是本发明的时钟电路；

图8是本发明的接口电路；

图9是本发明的工作原理图。

具体实施方式

下面进一步描述本发明的技术方案，但要求保护的范围并不局限于所述。

为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。

一种基于GMSK技术的调制解调电路，包括调理电路、A/D转换电路、D/A转换电路、FPGA电路、电源电路、时钟电路、接口电路，电源电路与调理电路、A/D转换电路、D/A转换电路、FPGA电路分别连接，调理电路与A/D转换电路、D/A转换电路分别连接，A/D转换电路、D/A转换电路分别与时钟电路连接，A/D转换电路、D/A转换电路、时钟电路分别与FPGA电路连接，FPGA电路与接口电路连接。

优选地，调理电路包括数字控制可变增益放大器D6、数字控制可变增益放大器D7、电容若干、电阻若干、时间继电器JSZ32、时间继电器JSZ33、传输变压器T2、传输变压器T4，时间继电器JSZ32与传输变压器T2的输入端连接，传输变压器T2的输出端与芯片数字控制可变增益放大器D6的输入引脚连接，芯片数字控制可变增益放大器D6的8脚、9脚分别与电容C281一端、电容C280一端连接，电容C281另一端与电阻R72一端、电阻R76一端分别连接，电容C280另一端与电阻R71一端、电阻R75一端分别连接，电阻R71另一端与电阻R72另一端短接，电阻R75另一端、电阻R76另一端分别与A/D转换电路连接，电阻R75另一端电阻R76另一端之间串联电容C282，电阻R71与电阻R72之间的节点与A/D转换电路连接，且此节点与电容CH一端连接，电容CH另一端接地；

时间继电器JSZ33与传输变压器T4的输入端连接，传输变压器T4的输出端与芯片数字控制可变增益放大器D7的输入引脚连接，芯片数字控制可变增益放大器D7的8脚、9脚分别与电容C284一端、电容C283一端连接，电容C284另一端与电阻R74一端、电阻R78一端分别连接，电容C283另一端与电阻R73一端、电阻R77一端分别连接，电阻R74另一端与电阻R73另一端短接，电阻R77另一端、电阻R78另一端分别与A/D转换电路连接，电阻R77另一端电阻R78另一端之间串联电容C285，电阻R73与电阻R74之间的节点与A/D转换电路连接，且此节点与电容CH一端连接，电容CH另一端接地。

优选地，A/D转换电路包括A/D转换芯片D2、电阻若干、电容若干，A/D转换芯片D2的37脚、38脚分别与电阻R75另一端、电阻R76另一端连接，A/D转换芯片D2的44脚、43脚分别与电阻R77另一端、电阻R78另一端分别连接，电阻R71与电阻R72之间的节点、电阻R73与电阻R74之间的节点分别与A/D转换芯片D2的41脚连接，A/D转换芯片D2的49脚、50脚分别与时钟电路连接，且A/D转换芯片D2的49脚与50脚之间串联电阻R1。

优选地，D/A转换电路包括A/D转换芯片D3、时间继电器JSZ31、传输变压器T1、电容若干、电阻若干，时间继电器JSZ31与传输变压器T1初级侧连接，传输变压器T1的次级侧与A/D转换芯片D3连接，A/D转换芯片D3的90脚、91脚分别与时钟电路连接，A/D转换芯片D3的90脚与91脚之间串联电阻R4。

优选地，FPGA电路包括FPGA芯片D4，FPGA芯片D4的输入端引脚分别与A/D转换电路的输出端引脚、时钟电路的输出端引脚分别连接，FPGA芯片D4的输出端与D/A转换电路的输入端引脚连接，FPGA芯片D4的接口引脚与接口电路连接。

优选地，电源电路包括三端稳压器N3、稳压器N5～N8、电容若干、电阻若干、所述三端稳压器N3输入端与市用电源连接，三端稳压器N3输出端分别输出+5V、+3.3V电压，稳压器N5、N7输入端分别与+3.3V电压连接，稳压器N5、N7输出端分别与A/D转换芯片D2电源接口、FPGA芯片D4电源接口连接，稳压器N6、N8输入端分别与+5V电压连接，稳压器N6、N8输出端分别与A/D转换芯片D2电源接口、时钟电路的电源接口连接。

优选地，时钟电路包括时钟驱动器D13、电阻若干、电容若干、放大器D9、变压器D11、时钟振荡器Z1，放大器D9输入端与电容、电阻组成的桥式电路连接，放大器D9的输出端与变压器D11的初级侧连接，变压器D11的次级侧1脚、3脚分别与时钟驱动器D13的4脚、3脚分别连接，时钟振荡器Z1的5脚、4脚分别与时钟驱动器D13的6脚、7脚连接，时钟驱动器D13的1脚、9脚、16脚、25脚、32脚短接后与电源电路连接，时钟驱动器D13的26脚、27脚与A/D转换电路连接，时钟驱动器D13的30脚、31脚分别与D/A转换电路连接，时钟驱动器D13的28脚、29脚分别与FPGA芯片连接。

优选地，接口电路包括电平转换芯片D15、电平转换芯片D16、电容若干、电阻若干，调制解调器经电平转换芯片D15、电平转换芯片D16分别与跳控单元和通讯单元的电平转换芯片连接。

本电路由调制部分、解调部分、信道均衡、干扰检测、接口通信等五个部分组成。其中调制部分由调理DA电路与FPGA信号处理电路完成，解调部分由AD电路与FPGA信号处理电路完成,信道均衡FPGA信号处理电路完成,干扰检测由AD电路与FPGA信号处理电路完成，接口通信由接口电路与FPGA信号处理电路完成。

所述调制解调电路组成的调制解调单元工作原理如图9所示，调制部分负责接收通讯单元和跳控单元发送来的待传输信息，进行分组、编码、交织、组帧、基带信号产生等操作，变换为GMSK方式调制的基带信号，然后通过数字上变频，产生载频为70MHz的中频调制信号，送往信道单元，完成射频发射。

解调部分负责将信道单元接收下来的70MHz中频调制信号，进行去除载波，提取出基带信号，然后完成译码、解交织、数据分组等操作，将解调出的信息发送给通讯单元和跳控单元。

信道均衡负责消除多径对通信的影响，利用每帧数据的同步头估计出无线信道的多径参数，包括多径的数量、幅度及时延，然后去除多径对接收到的无线通信信号的影响。

干扰检测负责对无线通信频段链路情况进行监测，对跳频信道进行逐一扫描，采用能量检测的方法对是否存在干扰进行判决，并综合多次监测结果，给出干扰的类型及参数。