阅读说明：本技术 具有非均匀刷新的存储器设备 (Memory device with non-uniform refresh ) 是由 T·沃吉尔桑 于 2019-06-25 设计创作，主要内容包括：一种集成电路存储器设备包括：存储单元阵列,被配置成多个存储体。每个存储体包括多个分段。寄存器存储装置存储表示逐分段刷新参数的逐分段值。刷新逻辑根据对应的逐分段值来刷新每个分段。(An integrated circuit memory device comprising: the memory device includes a memory cell array configured as a plurality of banks. Each memory bank includes a plurality of segments. The register storage stores segment-by-segment values representing segment-by-segment refresh parameters. The refresh logic refreshes each segment according to the corresponding segment-by-segment value.)

具有非均匀刷新的存储器设备

技术领域

本文中的公开涉及存储器系统，并且更具体地涉及用于基于逐分段来改变刷新率的存储器设备、控制器和方法。

具体实施方式

本文公开了存储器设备、控制器、相关联的方法和集成电路的实施例。存储器设备的一个实施例包括被配置成多个存储体的存储单元阵列。每个存储体包括多个分段。寄存器存储装置存储表示逐分段刷新率的逐分段值。刷新逻辑根据对应的逐分段值刷新每个分段。通过基于与在每个分段中存储的数据相关联的可接受的错误率来非均匀地改变逐分段的刷新率，可以实现可归因于刷新操作的大量功率节省。

本文描述的特定实施例提供了一种装置和方法，该装置和方法基于逐分段地并且根据与存储在每个分段中的数据相关联的预先指定的错误标准来改变刷新率。刷新率因此可以以收紧或放松归因于刷新操作的读取数据错误的方式增加或减小以对应地刷新存储单元。

参考图1，示出了总体上指定为100的存储器系统，其包括经由总线106耦合到存储器设备104的存储器控制器102。对于一个实施例，该存储器控制器是DRAM控制器，其中该存储器设备被实现为动态随机存取(DRAM)存储器设备。在一些实施例中，存储器控制器和存储器设备可以体现为集成电路或芯片。其他实施例可以将存储器控制器用作通用处理器中的电路。DRAM存储器控制器和存储器设备的特定实施例可以符合各种DRAM标准，包括双倍数据速率(DDR)变体、低功耗(LPDDR)版本和图形(GDDR)类型。其他实施例可以包括例如采用堆叠的存储器管芯或堆叠的封装的多芯片模块。这样的实施例可以与存储器模块一起使用。附加实施例可以将存储器管芯和逻辑管芯一起堆叠在共同的封装中，或者堆叠在彼此堆叠的单独的封装中。

进一步参考图1，存储器控制器102包括控制器接口107，用于在存储器控制器和存储器设备104之间传送数据、命令和控制信号。命令生成电路109生成读/写和模式寄存器写(MRW)命令以传输到存储器设备。对于一个实施例，如下所述，命令生成电路109生成MRW命令，用于将与逐分段刷新率相关联的值存储到存储器设备上的模式寄存器中。物理存储器分配器112确定与主机/处理器114所请求的存储器相对应的物理存储器的存储体和分段地址。存储器控制器还可包括自动刷新逻辑116，以生成在自动刷新操作期间从外部施加到DRAM存储器设备的刷新命令。当存储器系统处于活动状态以支持活动操作的电子设备时，会发生自动刷新。

继续参考图1，主机/处理器114可以采取响应于由操作系统(OS)118生成的指令的通用处理器的形式。OS进而响应于由给定应用120所请求的存储器来分配逻辑存储器，并且对于一个实施例，将为分配的存储器生成标签，如下文更全面地描述。

进一步参考图1，存储器设备104包括易失性存储单元的阵列，在一个实施例中，其被组织成存储体122和124。每个存储体进而被组织为多个可寻址分段126。在一个实施例中，每个存储器设备包括八个存储体，其中每个存储体具有八个分段。存储器设备可以包括具有易失性存储单元的任何存储器集成电路(IC)芯片，该易失性存储单元通过周期性的刷新操作来维持给定的电荷状态。

继续参考图1，为了基于逐分段地执行刷新操作，存储器设备的一个实施例集成刷新逻辑128。刷新逻辑128控制内部DRAM操作以进行自刷新、自动刷新或两者。在一个实施例中，刷新逻辑128包含刷新计数器，该刷新计数器跟踪要刷新的下一地址。模式寄存器电路130基于由应用120和OS 118生成的可接受的数据错误阈值或BER，为逐分段的刷新率值提供寄存器存储装置。当执行逐分段的非均匀自刷新操作时，刷新逻辑128访问寄存器值。

进一步参考图1，存储器设备104包括存储器接口131，该存储器接口131从存储器控制器102接收数据、命令和控制信号。如上所述，对于一个实施例，存储器控制器上的控制器接口107利用伴随的模式寄存器写(MRW)命令将给定分段的每个逐分段的刷新率值传送到存储器接口131。响应于MRW命令，逐分段刷新率值被加载并存储在模式寄存器电路130中。

对于一些实施例，存储器设备104可以采用诸如温度传感器的温度检测电路132来与温度补偿自刷新(TCSR)技术一致地进行操作，以辅助本文所描述的逐分段的非均匀自刷新操作。其他实施例可以在存储器控制器102上采用温度检测电路。对于一个实施例，可以经由TCSR方法来建立用于存储器设备分段的全局刷新率，其中逐分段的非均匀刷新率乘数被存储在模式寄存器电路130中，作为选择性地应用于全局刷新率的逐分段刷新率值，以用于更精细的刷新率控制。

在操作中，在自刷新和自动刷新两种情况下，“逐分段非均匀刷新”操作都由图1的存储器系统管理，尽管本文中的大多数讨论都集中在在自刷新操作期间基于逐分段地改变刷新率的实施例上。通常，自动刷新发生在电子设备的活动操作期间，而自刷新在电子设备处于“睡眠”或非活动模式以减少功耗时发生。由自身独立于存储器控制器的DRAM，使用例如环形振荡器和计数器以在芯片上生成行地址来对自刷新进行定时。控制器基于逐命令地触发自动刷新，其中每个自动刷新命令将指示DRAM刷新一行或多行。

利用图1的存储器系统的电子设备通常为用户运行一个或多个应用。在实际操作之前，将执行预配置过程以初始化和优化应用的存储器系统设置。给定的应用可能需要将不同类型的数据加载到存储器设备104中，诸如应用利用的程序代码和/或批量数据。在某些情况下，可能希望具有与程序代码数据相关联的非常低的错误阈值，诸如误码率(BER)，以确保适当的程序执行。另一方面，在某些情况下，可以以较高的错误率来管理诸如图像或音频数据的批量数据，同时仍然能够实现使应用的可接受使用。

现在参考图2，在一个实施例中，为了管理使用不同的可接受BER参数对不同类型的数据进行分类，在202，OS 118和应用120协作以在存储器分配期间根据可接受的数据错误阈值对请求的存储器进行分类，诸如BER，并在204，根据分类来标记请求的存储器。在206，存储器控制器102从主机/处理器114接收分配信息，并根据存储体和分段地址生成物理存储器分配。在208，存储器控制器还将用于非均匀刷新操作的模式寄存器位信息写入存储器设备模式寄存器中。在210，存储器控制器还在操作期间发出自动刷新命令。在一个实施例中，存储器控制器发出自动刷新的速率与不使用非均匀刷新(NUR)时使用的速率相同，在另一个实施例中，使用NUR时，存储器控制器使用发布自动刷新命令的不同速率。

图3示出了根据一个实施例的用于参与逐分段刷新操作中的模式寄存器位的示例性模式寄存器解码器图。该图被组织成表示八个分段的行(标记为S0-S7)和表示八个存储体的列(标记为B0-B7)。每个存储体和分段均包括模式位集合，以指示刷新参数值，诸如，绝对刷新率，或用于修改全局刷新率的修改器值。对于一个实施例，根据以下代码来设置存储体/分段位：

00：以标称值(例如64ms)刷新存储体或分段。

01：存储体或分段的刷新比标称值长2倍(128毫秒)。

10：存储体或分段的刷新比标称值长4倍(256毫秒)。

11：存储体或分段的刷新比标称值长8倍(ls)。

在存储体和分段位都显示指定刷新率而不是标称速率的代码的情况下，存储体代码取代分段代码。尽管本文针对一个特定实施例示出并描述了两位编码，但是可以提供附加位以提供甚至更精细的粒度。例如，附加位可以指定附加刷新率/修改器和/或指定单独的分段。

进一步参考图3，作为示例，该图的第一部分在302处示出了用于第五分段S4的分段代码“11”。在304处，针对存储体B0的标称代码“00”指定用于存储体B0的分段S0-S3和S5-S7的64ms的刷新率，而用于分段S4的刷新率在306处被指定为ls。用于存储体B1的代码01取代了分段S4的代码11，并因此为存储体B1的所有八个分段指定了128ms的刷新率(在210处示出)。虽然图3示出了解码器图表，该解码器图表指定了参考标称值的绝对设置，但代码也可以替代地表示逐分段的乘数因子，以应用于全局刷新设置，诸如与温度补偿的自刷新方案(TCSR)相关联的设置。

通常，当存储器设备在自刷新条件下运行时，TCSR提供了一种降低功耗的方式。温度检测电路132检测存储器设备的环境温度，其中全局刷新率变化响应于检测到的温度执行。刷新率的增加/减小通常补偿在不同温度下的易失性存储单元中增大/减小的泄漏率。在这样的实施例中，温度检测电路132检测存储器设备104的操作温度，生成对应的温度信息，并将温度信息提供给刷新逻辑128。然后，刷新逻辑可以基于温度应用适当的全局刷新率设置(存储在模式寄存器电路130中)，并基于在模式寄存器电路中存储的非均匀位，在各个分段之间对非均匀刷新率应用逐分段乘数。

在一个实施例中，存储器控制器以与不使用NUR时相同的速率发布自动刷新命令。当刷新计数器指向具有由模式寄存器中的NUR位分配的较长刷新时间的分段中的行时，DRAM上的刷新逻辑会定期跳过刷新的执行。例如，当分段的分配刷新率为128ms，而存储器控制器每64ms发出自动刷新命令时，刷新逻辑将跳过该分段的每个第二次刷新。

在存储器控制器处，自动刷新控制器可以采用逐分段刷新的替代形式来进行自动刷新操作。如上所述，自动刷新通常在电子设备的活动操作期间发生。了解了不同分配的存储器区域可接受的误码率后，可变的逐分段刷新率可以由存储器控制器上的自动刷新控制器通过例如当发出外部全局刷新命令时跳过适当的分段来执行。

上述的存储器系统、设备和方法提供了更精细粒度的逐分段非均匀刷新，其允许由存储器系统可实现的更高效的功率节省。本文描述的实施例非常适合功率效率是关键关注的移动设备应用。

当在计算机系统内经由一个或多个计算机可读介质接收到上述电路的此类基于数据和/或指令的表达时，可以由计算机系统内的处理实体(例如，一个或多个处理器)结合一个或多个其他计算机程序的执行来处理此类基于数据和/或指令的表达，以生成这种电路的物理表现形式的表示或图像，该一个或多个其他计算机程序包括但不限于网表生成程序，布局和路由程序等。此表示或图像可随后例如通过在装置制造过程中启用用于形成电路的各种组件的一个或多个掩模的生成而在装置制造中使用。

在前面的描述中和在附图中，已经阐述了特定的术语和附图符号以提供对本发明的透彻理解。在某些情况下，术语和符号可以暗示实施本发明不需要的特定细节。例如，特定数目的位、信号路径宽度、信令或工作频率、组件电路或设备等中的任何一个可以与以上在替代实施例中描述的那些不同。而且，示出或描述为多导体信号链路的电路元件或电路块之间的互连可以替代地是单导体信号链路，并且单导体信号链路可以替代地是多导体信号链路。示出或描述为单端的信号和信令路径也可以是差分的，反之亦然。类似地，在替代实施例中，被描述或描绘为具有高逻辑电平有效或低逻辑电平有效的信号可以具有相反的逻辑电平。集成电路装置内的组件电路可使用金属氧化物半导体(MOS)技术、双极技术或可实施逻辑和模拟电路的任何其他技术来实施。关于术语，当信号被驱动到低或高逻辑状态(或被充电到高逻辑状态或被放电到低逻辑状态)以指示特定条件时，该信号被称为“断言”。相反，信号被“去断言”，以指示该信号被驱动(或充电或放电)到除断言状态之外的其他状态(包括高或低逻辑状态、或信号驱动电路转换到高阻抗状态时可能发生浮空状态，诸如漏极开路或集电极开路状态)。当信号驱动电路在耦合在信号驱动电路和信号接收电路之间的信号线上断言(或去断言，如果明确声明或由上下文指示时)信号时，信号驱动电路被称为将信号“输出”至信号接收电路。当信号在信号线上断言时，信号线被称为“激活”，而当信号被去断言时，信号线被称为“去激活”。另外，信号名称上附加的前缀符号“/”表示该信号为低态有效信号(即，断言状态为逻辑低状态)。信号名称上的横线(例如

)也用于指示低态有效信号。本文使用术语“耦合”来表示直接连接以及通过一个或多个中间电路或结构的连接。集成电路设备“编程”可以包括例如但不限于响应于主机指令将控制值加载到设备内的寄存器或其他存储电路中，从而控制设备的操作方面，建立设备配置，或通过一次性编程操作(例如，在设备生产过程中烧断配置电路内的保险丝)控制设备的操作方面，和/或将设备的一个或多个选定的引脚或其他接触结构连接到参考电压线(也称为捆绑)以建立设备的特定设备配置或操作方面。术语“示例性”用于表示示例，而不是偏好或要求。