本申请涉及具有感测放大器的存储器阵列下工艺边缘垫。具有经分割存取线的边缘存储器阵列垫及形成于所述边缘存储器阵列垫下的一组感测放大器可在将存取线分段半部分离的区中。所述一组感测放大器中的感测放大器耦合到半部存取线对的第一子集的相对端。所述边缘存储器阵列垫进一步包含存取线连接器,其被配置成跨越由所述一组感测放大器占用的所述区连接所述半部存取线对的第二子集,以形成延伸到耦合在所述边缘存储器阵列垫与内存储器阵列垫之间的一组感测放大器的经组合或经延伸存取线。

一种主锁存电路,包括：串联连接的第一p型晶体管、第一n型晶体管和第二n型晶体管；连接到第一p型晶体管和第一n型晶体管的第一节点；以及NAND电路,被配置为接收第一节点的信号和时钟信号并输出的NAND运算的结果到第二节点,其中第一p型晶体管的栅极连接至第二节点。

本申请涉及一种半导体存储器装置及其形成方法。一种半导体存储器装置,其包含：存取晶体管,其配置为包括沟道部分和一对源极/漏极区的竖直晶体管；存储电容器,其连接到所述一对源极/漏极区中的一者；位线,其连接到所述一对源极/漏极区中的另一者；第一半导体层,其设置在所述源极/漏极区中,所述位线连接到所述第一半导体层。优选地,所述第一半导体层包括SiGe。