本发明提供了一种克服存储单元工艺浮动的MRAM差分式读取装置,包括储存装置、灵敏放大器第一级电路以及灵敏放大器第二级电路,储存装置包括存储单元阵列和参考存储单元列；灵敏放大器第一级电路包括两列Rap电阻和一列Rp电阻,两列Rap电阻与高阻参考存储单元列连通,Rp电阻与低阻参考存储单元列连通；灵敏放大器第二级电路,与灵敏放大器第一级电路连通。减小了器件工艺浮动对读取裕量的影响,提高了读取速度。

本发明总体上涉及半导体存储器领域,并且具体地涉及包括静态随机存取存储器(SRAM)位单元(100)的存储器单元。通过在读取存取或写入存取以及空闲状态期间将读取存取晶体管端子连接到GND或VDD来减少读取路径中的泄漏电流。SRAM单元反相器在大小上可以是不对称的。存储器可以包括各种升压电路,以允许对有区别的电源电压的低压操作或应用。

本发明提供了一种稀疏矩阵存算系统及方法,属于微电子器件领域,系统包括：第一存储阵列用于存储稀疏矩阵非零元的坐标索引表；第二存储阵列用于存储稀疏矩阵的元素,同时作为稀疏矩阵乘法运算的原位计算核；分块存储调度单元用于将稀疏矩阵分块成若干子矩阵,按照不同的压缩格式将各子矩阵存储至第二存储阵列；且建立稀疏矩阵对应的索引表；第二外围电路用于将向量转换为电压信号,并将电压信号施加在稀疏矩阵的子矩阵对应的位线或字线上,完成稀疏矩阵与向量的乘法运算。

提供一种新颖的半导体装置。该半导体装置包括驱动电路及第一晶体管层至第三晶体管层。第一晶体管层包括具有第一晶体管及第一电容器的第一存储单元。第二晶体管层包括具有第二晶体管及第二电容器的第二存储单元。第三晶体管层包括切换电路及放大电路。第一晶体管与第一局部位线电连接。第二晶体管与第二局部位线电连接。切换电路具有选择第一局部位线或第二局部位线与放大电路电连接的功能。第一晶体管层至第三晶体管层设置在硅衬底上。第三晶体管层设置于第一晶体管层与第二晶体管层之间。

本发明公开了一种存储控制器、存储器和存储系统。所述存储控制器包含命令处理器。当所述存储控制器执行一访问命令时,所述命令处理器在产生一激活命令至所述存储器以及产生一读取或写入命令至所述存储器之间产生一列地址信息至所述存储器。所述命令处理器基于所述访问命令产生所述列地址信息和所述激活命令。因此,相较于现有技术,所述存储器可利用所述列地址信息快速地开启对应的位开关。

本揭露提供一种存储电路、操作存储电路的方法以及存储器。存储电路包括预解码器电路。预解码器电路被配置成接收第一地址信号、第一时钟信号及第二时钟信号。预解码器电路被配置成基于第一时钟信号及第一地址信号产生选择信号。且预解码器电路还被配置成基于第二时钟信号及第一地址信号保持选择信号。

本发明公开了一种预缓存外部存储器数据的芯片及其运行方法,所述芯片包括译码切换模块和缓存单元；所述译码切换模块,内部配置有一批预缓存地址,用于实现芯片的地址译码和总线切换功能,根据预缓存地址从外部存储器中读取预缓存地址上所存储的数据并将预缓存地址及预缓存地址上所存储的数据传输至所述缓存单元；所述缓存单元,用于接收译码切换模块传输的所述预缓存地址及所述数据,将预缓存地址与预缓存地址上所存储的数据按照预设缓存格式缓存。本发明解决了芯片从外部存储器调用数据等待时间长的问题,通过预缓存外部存储器中的部分地址及数据,使得芯片在片内实现对外部存储器数据的调用,大幅度提高芯片的运行效率。