检测三维存储器的结构缺陷的方法及三维存储结构

本申请提供了一种检测三维存储器的结构缺陷的方法及三维存储结构。该检测三维存储器的结构缺陷的方法包括：将三维存储结构的存储区导电层接地,其中,所述三维存储结构包括堆叠结构、设置在所述堆叠结构的存储区块上的至少一个位线触点、以及覆盖所述至少一个位线触点并与每个所述位线触点电连接的所述存储区导电层；以及对所述字线触点进行亮度电压对比检测。

2021-11-02

访问量：46

存储器装置中使用嵌入式伺服单元的读取电平校准

本申请案涉及存储器装置中使用嵌入式伺服单元的读取电平校准。一种实例存储器子系统包含：存储器装置；以及处理装置,其以操作方式耦合到所述存储器装置。所述处理装置经配置以：识别存储于所述存储器装置上的一组嵌入式伺服单元；通过基于所述组嵌入式伺服单元执行读取电平校准而确定读取电压偏移；以及施加所述读取电压偏移以用于读取与所述组嵌入式伺服单元相关联的存储器页。

2021-10-26

访问量：31

用于三维NAND存储器的泄漏检测

本公开提供了一种用于检测存储器装置中的字线之间的泄漏的电路。所述电路包括第一耦合电容器和第二耦合电容器。第一耦合电容器和第二耦合电容器的第一端子分别连接至第一字线和第二字线。第一耦合电容器和第二耦合电容器的第一端子还分别连接至第一电压供应端和第二电压供应端。所述电路还包括比较器,其中,所述比较器的第一输入端连接至第一耦合电容器的第二端子,并且所述比较器的第二输入端连接至第二耦合电容器的第二端子。所述比较器被配置为当所述比较器的第一输入端和第二输入端之间的差分电压大于所述比较器的迟滞电平时发送报警信号。

2021-10-22

访问量：41

一种测试基板、LLCR测量方法及测试基板测试方法

本申请涉及一种测试基板、LLCR测量方法及测试基板测试方法,属于计算机技术领域。该测试基板包括：基板、内存插槽以及测试端子；内存插槽,设置于所述基板上,用于连接内存；测试端子,设置于所述基板上,所述测试端子的数量与所述内存插槽的接触点的总数量相同,一个接触点对应连接一个所述测试端子,从而利用所述测试端子来替代内存金手指进行LLCR测试。本申请通过该测试基板,使得在对内存金手指进行LLCR测试时,通过将待测内存条插接于该测试基板上的内存插槽中,通过测量测试基板上每一对测试端子的接触阻抗值,达到对内存金手指的间接测量的目的,这样避免对内存金手指表面镀层造成损伤。

2021-10-22

访问量：26

一种FLASH芯片检测设备

本发明公开了一种FLASH芯片检测设备,包括底座,所述底座的顶端固定连接有支撑架,且支撑架的两端分别活动套接有齿轮,且齿轮的正面固定连接有固定盘,并且固定盘的正面开设有轨槽,所述两端齿轮的外部活动套接有传送带,且传送带的内壁等距固定分布有齿块,所述传送带通过齿块与齿轮齿轮啮合连接,通过设置电机、支杆三、活动螺柱、支杆二、支杆一、齿轮和固定盘之间相互配合传动,使得支杆二在固定盘内的轨槽回转转动,从而使得齿轮间歇性齿轮传动齿块和传送带运转,实现传送带间歇有停顿的传动的目的,使得后期对芯片输送检测时提供了检测时间,提高了工作效率。

2021-10-22

访问量：36

存储阵列的缺陷定位方法、装置、设备及可读存储介质

本申请提供了一种存储阵列的缺陷定位方法、装置、设备及可读存储介质,该方法包括：对存储阵列的检测图像进行灰度处理以获得检测图像中的多个电压衬度的灰度值,其中,电压衬度指示存储阵列对应的检测位置可能存在的缺陷；在灰度处理后的检测图像中识别出多个电压衬度的轮廓；根据识别出的轮廓获取多个检测位置的坐标,以与检测位置建立对应关系；以及根据灰度值和对应关系定位出存储阵列的缺陷。该缺陷定位方法可保证检测图像质量不变的情况下,对庞大的电压衬数据进行自动批处理,运行几秒即可获取缺陷定位结果,避免对数据的多次重复性和手动操作。

2021-10-22

访问量：32

内存操作条件检查方法

一种内存操作条件检查方法,由内存操作条件检查装置来实施,可使主板上中央处理单元(central processing unit,CPU)通过设置在数个待测内存模块(device under test,DUT)的输入电压(VDD、VDDQ与VPP)供应端子的量测单元回馈的电压量测值,能更精确地调整提供给各待测内存模块正确的供应电压,使中央处理单元能发挥最高效率,藉以VDD、VDDQ与VPP三个操作电压解决内存电源电压偏离的问题,从而能在量产测试的时候,可精确地调整输入至各待测内存模块端的正确的供应电压,以达到一致性的校正。

2021-10-12

访问量：44

内存操作能力预测方法

一种内存操作能力预测方法,可由内存操作能力预测结构来实施,通过快速改变基本输出入系统(Basic Input/Output System,BIOS)频率与读写时序的延迟,使本发明的主板测试方式可以量测到精准的电压值与电流值,并且是接近实际上多颗动态随机存取内存(dynamic random access memory,DRAM)集成电路(integrated circuit,IC)芯片一起运用的方式,可在操作模式下量测出每一单颗DRAM IC芯片的操作区间范围,从而可以预测每一DRAM IC芯片的操作能力,进而能有效地进行各种条件下的操作能力测试,提升分类的精准值。

2021-10-12

访问量：40

半导体存储器的训练方法及相关设备

本公开关于一种半导体存储器的训练方法及相关设备,属于半导体技术领域。该方法包括：获取存储的所述半导体存储的历史训练结果,所述历史训练结果包括历史期望时延值及历史期望电压；设置时延阈值和当前训练电压范围,所述时延阈值小于或等于所述历史期望时延值,所述当前训练电压范围包括所述历史期望电压；获取所述半导体存储器在所述历史期望电压下的当前最小时延值；若所述半导体存储器在所述历史期望电压下的当前最小时延值大于或等于所述时延阈值,则将存储的所述历史训练结果作为所述半导体存储器的当前训练结果。通过本公开实施例提供的方案,能够提高半导体存储器的训练速度。

2021-10-12

访问量：31

浅沟槽隔离能力测试结构及其测试方法

本发明提供了一种浅沟槽隔离能力测试结构及其测试方法,应用于半导体领域。在本发明实施例中,在衬底中限定呈梳状结构的第一有源区和第二有源区,并使第一有源区的多个齿部与第二有源区的多个齿部交错设置,从而在第一有源区的齿部和与第一有源区的齿部相邻的第二有源区的齿部之间形成浅沟槽隔离结构,然后在第一有源区梳状结构的柄部和第二有源区梳状结构的柄部上形成第一金属插塞和第二金属插塞,再通过所述第一金属插塞和所述第二金属插塞对所述浅沟槽隔离结构进行浅沟槽隔离能力测试,从而可快速地实现浅沟槽隔离能力检测,并能有效节省客户晶圆损失。

2021-10-08

访问量：41