本申请提供了存储器控制器装置和相位校正方法。存储器控制器装置包含延迟线电路系统、多个数据取样电路、多个相位检测电路以及控制逻辑电路。延迟线电路系统延迟数据选通信号以产生第一至第三时钟信号,其中第二时钟信号用来读取数据信号,且第一至第三时钟信号的相位按序相差一预定值。每一数据取样电路根据第一至第三时钟信号中一对应者对数据信号取样,以产生第一至第三信号中的对应者。多个相位检测电路比较第一信号与第二信号以产生第一检测信号,并比较第三信号与第二信号以产生第二检测信号。控制逻辑电路根据第一检测信号与第二检测信号调整第一至第三时钟信号。

本申请涉及用于利用动态阱提供主字线信号的设备和方法。主字驱动器可耦合到子字驱动器以驱动主字线以选择所述子字驱动器。所述主字驱动器可包含具有均耦合到阱的主体和源极/漏极的第一晶体管。所述主字驱动器可包含配置成对所述阱加偏压的阱控制电路。在一些实例中,所述阱控制电路可将第一低电位提供到所述阱,接着响应于预充电命令将低于所述第一电位的第二低电位提供到所述阱。所述主字驱动器可包含耦合到所述阱控制电路的第二晶体管以接收所述第一低电位和所述第二低电位且将所述第一低电位和所述第二低电位耦合到所述主字线。所述第二晶体管的所述主体可耦合到所述阱。所述主字驱动器中的额外晶体管也可耦合到所述阱。

本公开涉及CRC错误警示同步。一种存储器装置包含循环冗余检查CRC电路,所述CRC电路经配置以指示在从主机装置到所述存储器装置的数据发射中是否已检测到错误。所述CRC电路包含同步计数器,所述同步计数器经配置以使计数与系统时钟同步且发射所述计数。所述CRC电路还包含脉冲宽度控制电路,所述脉冲宽度控制电路经配置以从所述同步计数器接收所述经同步计数且至少部分地基于所述经同步计数产生脉冲宽度控制。此外,所述CRC电路包含同步电路,所述同步电路经配置以接收所述脉冲宽度控制且至少部分地基于所述脉冲宽度控制产生错误警示信号。

本申请涉及用于存储器装置的集中式DFE复位发生器。提供了包含被配置成对写入操作之间的周期进行计数的间同步码数据选通(DQS)计数器的系统和方法。所述间同步码DQS计数器包含被配置成生成判决反馈均衡器DFE复位启用信号的DFE复位掩模电路和被配置成生成用于DFE复位的定时信号的DFE复位定时发生器。所述系统和方法还包含DFE复位发生器,所述DFE复位发生器被配置成：从所述间同步码DQS计数器接收所述DFE复位启用电路和所述定时信号；使用所述DFE复位启用信号和所述定时信号来生成用于多个DQS相位的DFE复位信号；并且将所述DFE复位信号传输到所述多个DQS相位。