一种静态随机存取存储器(SRAM)架构包括：被耦合在第一位线与第一互补位线之间的第一列SRAM单元,以及用于第一列的第一写入电路。第一写入电路包括第一锁存器,该第一锁存器接收第一输入数据并且向第一位线和第一互补位线提供互补输出。第一写入电路具有驱动第一位线和第一互补位线的可锁存输出状态,并且如果所接收的第一输入数据的状态在连续写入操作之间没有发生改变,则可锁存输出状态在连续写入操作之间没有发生改变；但是如果所接收的第一输入数据的状态在连续写入操作之间发生改变,则可锁存输出状态在连续写入操作之间确实发生改变。

本发明的基于SRAM实现多比特权重存储与计算的电路及存储与模拟计算系统,本发明充分利用了SRAM的特性,让SRAM不仅有存的能力,同时又具备了算的能力,通过在存储阵列中额外增加不同容值的电容N列对应不同比特,赋予其可以进行权重存储和运算的能力,并提升计算精度。