具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前，现代CMOS系统的性能多年来已经进入了一个平稳的时期。其主要的原因是，冯·诺伊曼架构的处理单元和内存单元之间的物理分离导致数据在两者之间穿梭时会造成能量和时间消耗。然而，随着社会进入大数据时代，很多场景如物联网、机器学习、人工神经网络、仿生智能等都需要运用到大量的数据，从而会造成巨大的能量消耗和浪费大量的时间，因此打破冯·诺依曼架构势在必行。

为了构建高效、高速的以数据为中心的电子电路，一个很有应用前景的解决方案—存算一体被提出。截止到目前，基于包括阻变存储、相变存储和浮栅存储在内的非易失性存储的方案已经被报道证实可以实现存算一体的功能。但是，这些方案被应用于实际的生产生活仍然存在着很多障碍，例如开关电极可变性、高工作电压、复杂的工艺(额外栅极或逻辑输入端)等。

经过研究发现，铁电材料具有铁电极化态可以通过外部电场进行翻转的特性，已经被证实具有构建功能器件的能力，例如铁电随机存取存储器RAM(Random AccessMemory)用于非易失性存储、负电容场效应晶体管用于高效率开关等，特别是用于存算一体的铁电场效应晶体管器件。但是，具有良好的耐受性/可靠性、大的存储窗口和快速的写入/擦除速度的器件的缩放，一直是一个大的挑战。而且，传统的铁电材料要么是绝缘体，要么是宽带隙半导体，这严重地限制了铁电基器件的功能。

本发明转向另一种范德华铁电半导体材料α-In₂Se₃。一方面，α-In₂Se₃的层状结构对上述器件缩放造成的问题具有天生的免疫力。因此，上述优势使得α-In₂Se₃被认为是一个很有前途的、可构建未被探索的功能器件的候选者，其中，将逻辑运算和存算一体功能集成在一个简单结构的器件上的概念就还没被提出并实现。

下面结合图1描述本发明实施例提供的场效应晶体管。

参考图1所示，本发明实施例提供的场效应晶体管包括：

栅极11；

覆盖所述栅极11的介电层12；

位于所述介电层12上的利用α-In₂Se₃纳米片形成的沟道区13；

关于所述沟道13区分布在两端的源极14和漏极25。

本发明实施例的沟道区13采用的材料是α-In₂Se₃，利用本发明实施例的场效应晶体管可以实现逻辑门操作。具体地，控制栅极11和漏极15至少一端的输入电压，可以改变沟道区13的阻态来调节源极14的输出电流，以根据该输出电流实现逻辑门操作。

因此，使用本发明实施例提供的单一的场效应晶体管，就能够实现多种逻辑门操作，这与利用传统的场效应晶体管实现逻辑门操作相比，本发明提供的场效应晶体管器件结构简单，尺寸更小。

下面结合具体测试数据详细说明本发明实施例的场效应晶体管实现逻辑门的方案。

首先使用较大幅值的脉冲编程信号将场效应晶体管设置到某一初始铁电极化态(高阻态或者低阻态)，然后在栅极11输入栅压和/或在漏极15输入偏压信号等输入电压脉冲信号进行逻辑计算。在输入电压结束之后，可以实现非易失性存算一体功能。

参考图2，如果场效应晶体管被设置到高阻态(HRS)之后，电压输入期间，场效应晶体管的输出电流实现与门逻辑操作。其中，0表示输入低电平脉冲信号，1表示输入高电平脉冲信号，这样，栅压-偏压＝’11’表示输入电压包括栅压和偏压都是高电平脉冲信号，栅压-偏压＝’00’表示输入电压为包括栅压和偏压都是低电平脉冲信号，栅压-偏压＝’01’表示输入电压中栅压是低电平脉冲信号，偏压是高电平脉冲信号，而栅压-偏压＝’10’表示输入电压中栅压是高电平脉冲信号，偏压低电平脉冲信号。

具体地，只有栅压和偏压同时输入高电平脉冲信号时，输出电流为高电流。在输入栅压或偏压有一个为低电平脉冲信号时，输出电流均为低电流。这样，根据输出电流可以实现与门逻辑运算。

经循环多次，参考图3，场效应晶体管实现与门逻辑运算的鲁棒性很好。

参照图4，如果场效应晶体管被设置到高阻态(HRS)之后，电压脉冲信号输入结束之后，场效应晶体管的存储电流实现非易失性或非门逻辑操作，存储电流为电压脉冲信号输入结束后场效应晶体管的输出电流。

具体地，当输入栅压和偏压同时输入低电平脉冲信号时，存储电流维持高电流，而在输入栅压和偏压中只要有一个电压信号输入是高电平脉冲信号时，输入电压结束之后，存储电流均低电流。因此，根据存储电流可以实现非易失性或非门逻辑操作。

参考图5，场效应晶体管在被设置到高阻态(HRS)之后，实现的非易失性或非门逻辑操作具有很好的鲁棒性。

参照图6，场效应晶体管被设置到高阻态(HRS)之后，实现非易失性或非门逻辑操作具有超快的操作速度，大概可以达到10μs。

参照图7，场效应晶体管被设置到低阻态(LRS)之后，电压输入期间，场效应晶体管的输出电流实现或门逻辑操作。

具体地，只有当栅压和偏压同时输入低电平脉冲信号时，输出电流为低电流，而在输入栅压或偏压有一个为高电平脉冲信号时，输出电流均为高电流。因此，根据输出电流可以实现或门逻辑运算。

参照图8，场效应晶体管被设置到低阻态(LRS)之后，实现的或门逻辑操作具有很好的鲁棒性。

参照图9，场效应晶体管被设置到低阻态(LRS)之后，电压输入结束之后，器件的存储电流实现非易失性与非门逻辑操作。

具体地，当栅压和偏压同时输入高电平脉冲信号结束之后，存储电流维持低电流，而在输入栅压和偏压中只要有一个电压信号输入是低电平脉冲信号时，输入信号结束之后，存储电流均维持高电流。因此，根据存储电流可以实现非易失性与非门逻辑操作。

参照图10，场效应晶体管被设置到低阻态(LRS)之后，实现的非易失性与非门逻辑操作具有很好的鲁棒性。

参照图11，场效应晶体管被设置到高阻态(LRS)之后，实现的与非门逻辑操作具有超快的操作速度，大概可以达到10μs。

在本发明可选实施例中，还可以利用α-In₂Se₃的强烈的光响应特性改变沟道区的阻态。具体地，使用光信号照射沟道区中的α-In₂Se₃纳米片以调节所述α-In₂Se₃纳米片的铁电极化态，进而调节其阻态。

参照图12，以可见光波段的激光信号作为另一个输入端，结合上述漏极偏压信号实现光电协同作用的逻辑运算和非易失性存算一体功能，其中，ON表示有光信号输入，OFF表示没有光信号输入，可见光波段包括473纳米、532纳米和639纳米。

当偏压信号单独输入时，输出电流达到高电流。当偏压信号结束，存储电流变成低电流，从而可以实现非易失性非门逻辑。而在偏压信号和激光信号作为两个输入信号时，输出电流只在两个输入信号均为低电平脉冲信号时，保持为低电流；当偏压和激光信号结束时，存储电流只在偏压信号为高电平脉冲信号且激光信号为关闭状态时，保持低电流状态，因此场效应晶体管实现了光电协同作用的或门逻辑和非易失性蕴含逻辑。

参照图13，以可见光波段的激光信号作为另一个输入端，结合上述栅压信号实现光电协同作用的逻辑运算和非易失性存算一体功能。

当栅压信号单独输入时，输出电流达到高电流。当栅压信号结束，存储电流变成低电流，从而可以实现非易失性非门逻辑。而在栅压信号和激光信号作为两个输入信号时，输出电流只在栅压信号为低电平脉冲信号且激光信号为关闭状态时，保持为低电流；当栅压和激光信号结束时，存储电流只在栅压信号为高电平脉冲信号且激光信号为关闭状态时，保持低电流状态，因此场效应晶体管实现了光电协同作用的或门逻辑和非易失性蕴含逻辑。

参照图14，以激光信号、栅压信号和偏压信号三端作为输入端。使用光柱表示输出电流的高低，颜色越深则输出电流越高，反之颜色越浅则输出电流越低。

当输入为光-栅压-偏压＝’000’时，输出电流为低电流，在其他状态，如光-栅压-偏压＝’001’、光-栅压-偏压＝’010’、光-栅压-偏压＝’011’、光-栅压-偏压＝’100’、光-栅压-偏压＝’101’、光-栅压-偏压＝’110’、光-栅压-偏压＝’111’，输出电流均为高电流，因此，这可以实现三输入或门逻辑运算。

而当光-栅压-偏压＝’000’及光-栅压-偏压＝’100’时，也即是无论是否输入激光信号，在输入栅压和偏压均是低电平脉冲信号时，场效应晶体管的存储电流维持高电流，而其他情况下的存储电流维持低电流，实现非易失性或非门逻辑操作。

由上可知，本发明实施例的场效应晶体管可以实现以下功能：

S1，只有一个栅压或者偏压信号作为输入信号时，可以实现非易失性的非门逻辑操作；

S2，当栅压和偏压脉冲同时作为输入信号时，可以实现两输入与门和或门逻辑操作，以及非易失性的与非门以及或非门逻辑操作；

S3，只有一个电压信号(栅压或偏压)和激光信号作为输入信号时，可以实现两输入或门逻辑运算，以及非易失性的蕴含逻辑操作；

S4，两个电压(栅压和偏压)脉冲和激光信号作为输入信号时，可以实现三输入或门以及或非门逻辑操作。

由上述测试结果可以看出，本发明实施例提供的场效应晶体管器件虽然只是一个简单的三端结构，仅仅通过设置不同的初始状态和不同的输入条件，就可以实现多种逻辑操作，包括或门、与门逻辑运算和非易失性非门、与非门、或非门、蕴含等逻辑操作，而且表现出优秀的鲁棒性和超快的操作速度。

下面再结合图1具体阐述本发明实施例的场效应晶体管的结构。

在本发明实施例中，栅极11是由衬底形成的。具体地，对硅晶圆衬底进行重掺杂形成的，该衬底直接作为栅极11。

在本发明可选实施例中，也可以在衬底上形成凸出的栅极或对衬底进行图形化处理形成凸出的栅极，在此不做具体限定。

在本发明实施例中，介电层12可以选择三氧化二铝或其他介电材料，起到绝缘隔离作用。

在本发明实施例中，场效应晶体管还可以包括钝化层16，钝化层16覆盖沟道区13、源极14和漏极15。钝化层16起到保护沟道区13、源极14和漏极15的作用。

其中，钝化层16覆盖源极14和漏极15的侧墙，即部分不完全覆盖源极14和漏极15。在可选实施例中，钝化层也可以完全覆盖源极和漏极。

钝化层16可以选择三氧化二铝或二氧化铪等透光性材料，透光性材料可以实现使用激光信号透射，以实现逻辑门操作，在此不做具体限定。

源极14和漏极15可以是金属电极，还可以是石墨烯电极。

下面结合图15-图20描述本发明实施例提供的场效应晶体管的制备方法。

参考图15，本发明实施例提供的场效应晶体管的制备方法可以包括如下步骤：

步骤151：形成栅极和覆盖所述栅极的介电层；

步骤152：将微机械剥离得到的二维层状铁电半导体α-In₂Se₃纳米片转移到介电层上以形成沟道区；

步骤153：形成关于所述沟道区分布在两端的源极和漏极。

具体地，参考图16，提供衬底160，衬底160形成了栅极。

该衬底160可以是重掺硅衬底，可以直接作为栅极。对衬底160中掺杂的离子类型或比例，在此不做具体限定。

参考图17，使用原子沉积法在衬底160上沉积介电层170，介电层170覆盖衬底160，起到对衬底160及其上器件层的绝缘隔离作用。

介电层170的材料为三氧化二铝或二氧化硅或其他能够起到绝缘隔离作用的材料。其中，三氧化铝介电层170的厚度为15～50nm,优选为50nm，而对于其他材料的厚度可根据需要选择，在此不做限定。

参考图18，α-In₂Se₃材料是以纳米片的形式存在，从而可以将剥离得到的α-In₂Se₃纳米片转移到介电层170上，α-In₂Se₃纳米片在介电层170之上，以形成沟道区180。

其中，α-In₂Se₃纳米片可以是利用透明胶带机械剥离相应的块状材料制备得到，通过多次剥离将层状的α-In₂Se₃块体材料粘附在胶带上实现剥离。

在本发明实施例中，将α-In₂Se₃纳米片直接剥离到蒸有三氧化二铝介电层170的衬底160上。

在本发明实施例中，将剥离得到的α-In₂Se₃纳米片转移到所述介电层170上以形成沟道区180，包括如下步骤：

在微机械剥离得到的α-In₂Se₃纳米片上旋涂PPC溶液；

烘烤所述PPC溶液以形成PPC膜；

使用去离子水剥离粘附所述α-In₂Se₃纳米片的PPC膜；

将粘附所述α-In₂Se₃纳米片的所述PPC膜转移到所述介电层上，使得所述α-In₂Se₃纳米片覆盖所述介电层；

溶解所述PPC膜，剩下所述α-In₂Se₃纳米片形成了所述沟道区。

PPC的英文全称是(poly(propylene carbonate)，是指聚丙烯碳酸酯。将溶液状态的PPC均匀旋涂在α-In₂Se₃纳米片上，通过烘烤进行固化，烘烤时间大概在10～30秒，在此不做具体限定。

在本发明可选实施例中，可以在溶解PPC膜之前，加热以增强α-In₂Se₃纳米片与介电层170之间的粘附，使所述α-In₂Se₃纳米片与介电层170界面处结合更紧密；

另外，可以使用丙酮溶解所述PPC膜。

参考图19，在沟道区180上形成源极191和漏极192，其中源极191和漏极192呈两端布置。

在本发明实施例中，源极191和漏极192均位于沟道区180上。

在本发明实施例中，形成关于沟道区分布在两端的源极和漏极，包括：

使用金属沉积工艺在所述沟道区上形成金属材料层；

对所述金属材料层进行图形化处理以得到所述源极和漏极。

在本发明实施例中，金属沉积顺序可以为10～30nm厚的钛和50～60nm厚的金；或者，50～60nm厚的金。优选为钛金复合层，下层为钛，上层为金；更优选地，所述电极的钛层厚度为15nm,金层厚度为60nm。

其中，图形化处理可以使用标准电子束曝光工艺，在此不做具体限定。

在本发明可选实施例中，在使用金属沉积工艺在所述沟道区上形成金属材料层之前，在沟道区上形成图形化的掩模层，所述图形化的掩模层定义源极和漏极的位置。这样，在所述沟道区上形成的金属材料层覆盖图形化的掩模层和露出的沟道区部分。

进一步地，对所述金属材料层进行图形化处理以得到所述源极和漏极，具体包括，去除图形化的掩模层上的金属材料层部分和图形化的掩模层，

在可选实施例中，源极和漏极还可以使用石墨烯材料。

参考图20，使用原子层沉积方法，在所述沟道区180、源极191和漏极192上形成钝化层200。钝化层200覆盖沟道区180，还覆盖源极191和漏极192的部分侧壁。

钝化层200的材料为三氧化铝或二氧化铪，厚度为10～50nm,优选为三氧化二铝作为钝化层，更优选为10nm厚度。

在本发明可选实施例中，钝化层可以完全覆盖源极和漏极。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。