一种基于阻变器件的全加器函数实现方法
阅读说明：本技术 一种基于阻变器件的全加器函数实现方法 (Full adder function implementation method based on resistive random access device ) 是由 刘钢 陈鑫辉 于 2021-03-16 设计创作，主要内容包括：本发明公开了一种基于阻变器件的全加器函数实现方法,该方法采用五个忆阻器,根据忆阻器的阻值设定忆阻器的两个阻态,定义忆阻器的初始化的逻辑参数、忆阻器的输入和输出以及读写操作后忆阻器的输出,并采用半导体参数分析测试仪中分别对忆阻器施加正向扫描电压和负向扫描电压获取忆阻器阻态转换的阈值电压,基于该阈值电压确定忆阻器的输入的脉宽50微秒的脉冲电压的幅值大小,然后根据要实现的全加器函数初始化各个忆阻器到相应阻态后,对忆阻器进行相应写操作,就能实现该二值一位全加器函数了；优点是简化操作方法,大幅减少器件数量,减少电路面积,降低电路功耗。(The invention discloses a full adder function realization method based on a resistance change device, which adopts five memristors, sets two resistance states of the memristors according to the resistance values of the memristors, defines initialized logic parameters of the memristors, input and output of the memristors after read-write operation, applies positive scanning voltage and negative scanning voltage to the memristors respectively in a semiconductor parameter analysis tester to obtain threshold voltage for resistance state conversion of the memristors, determines the amplitude of pulse voltage with 50 microsecond pulse width input by the memristors based on the threshold voltage, and then initializes each memristor to the corresponding resistance state according to the full adder function to be realized, and then performs corresponding write operation on the memristor to realize the binary one-bit full adder function; the method has the advantages of simplifying the operation method, greatly reducing the number of devices, reducing the circuit area and reducing the power consumption of the circuit.)
技术领域
本发明涉及一种实现全加器函数的方法，尤其是涉及一种基于阻变器件的全加器函数实现方法。
背景技术
传统的CMOS全加器主要包括与门、或门、异或门等模块。传统的CMOS全加器是实现加法运算，常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。忆阻器具有小尺寸、多阻态、低功耗和非易失性等特点。目前，全加器函数的实现方式主要基于CMOS器件，随着两个相加数数值增大，加法器数量增多，加法器自身延迟大和功耗高等缺陷日益突出，且CMOS晶体管器件改进缓慢，尺寸缩小速度减缓，制作工艺正面临物理极限。由此，该CMOS加法器在处理数据过程中功率消耗大、延迟大、面积大等问题。
发明内容
本发明所要解决的技术问题是提供一种基于阻变器件的全加器函数实现方法，该方法仅采用五个忆阻器，通过改变阻变器件初始状态和读写操作即可实现全加器函数，可以减少电路面积，降低电路功耗，提高运行速度。
本发明解决上述技术问题所采用的技术方案为：一种基于阻变器件的全加器函数实现方法，包括以下步骤：
(1)选取具有电致电阻转变和非易失性的忆阻器，所述的忆阻器具有自下往上依次设置的底电极层、阻变层与顶电极层，定义忆阻器的顶电极层为T1端，底电极层为T2端，根据忆阻器的阻值设定忆阻器的两个阻态，将其两个阻态分别记为高阻态HRS和低阻态LRS，其中高阻态的阻值范围为2000Ω～4000Ω，低阻态的阻值范围为50Ω～200Ω；
(2)定义忆阻器的初始化的逻辑参数、忆阻器的输入和输出：
定义五个忆阻器分别为M1、M2、M3、M4、M5，其中M1单独作一路，M2和 M3并联，M4和M5串联，M2和M3与M4和M5并联，忆阻器初始化为高阻态时忆阻器的逻辑值为0，忆阻器初始化为低阻态时忆阻器的逻辑值为1；定义忆阻器的输入为脉宽50微秒的脉冲电压，该脉冲电压的幅值大小分别为0、V1，将忆阻器T1端的电势记为VT1，将忆阻器T2端的电势记为VT2；定义当写操作后，忆阻器电流为低电流值时忆阻器输出为逻辑0，忆阻器电流为高电流值时忆阻器输出为逻辑1；
(3)将忆阻器的T2端接地，用半导体参数分析测试仪对忆阻器的T1端施加直流扫描电压，实时测量忆阻器阻态变化的电流-电压曲线图，具体过程为：
3-1在半导体参数分析测试仪中设置取值范围为100uA～1mA的限制电流后，用半导体参数分析测试仪对忆阻器的T1端施加正向扫描电压，正向扫描电压范围为0到0.3V，半导体参数分析测试仪测出忆阻器从高阻态向低阻态转变的电流-电压曲线，记为曲线1；
3-2在半导体参数分析测试仪中设置取值100mA的限制电流后，用半导体参数分析测试仪对忆阻器的T1端施加负向扫描电压，负向扫描电压范围为0到 -0.3V，半导体参数分析测试仪测出忆阻器从低阻态向高阻态转变的电流-电压曲线，记为曲线2；
(4)重复步骤3-1～步骤3-2三百次，通过半导体参数分析测试仪300条曲线1和300条曲线2，共600条电流-电压曲线，观察这600条电流-电压曲线，获取Vset和Vreset的值，以此确定V1的取值；
(5)信号A可以改变忆阻器状态，信号B和信号Cin分别对忆阻器进行写操作，最后读取M1的电流值判断Cout值，读取M2～M5的电流值之和来判断Sum 值；
(6)将Cout0对应的全加器函数输出记为C0，将Cout1对应的全加器函数输出记为C1，将Cout2对应的全加器函数输出记为C2，以此类推，将Cout7对应的全加器函数输出记为C7，分别对应全加器函数中进位的八个输出，将Sum0 对应的全加器函数输出记为S0，将Sum1对应的全加器函数输出记为S1，将Sum2 对应的全加器函数输出记为S2，以此类推，将Sum7对应的全加器函数输出记为 S7，分别对应全加器函数中两数相加和的八个输出：根据要实现的全加器函数初始化五个忆阻器到相应阻态；然后对忆阻器进行相应写操作，最后施加小电压脉冲读取电流，实现全加器函数。
2.根据权利要求1所述的一种基于阻变器件的全加器实现方法，其特征在于所述的步骤(6)中操作实现全加器函数的具体方式为：
实现全加器函数C0时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3，忆阻器的阻值保持不变，故忆阻器输出逻辑值为0；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取 M1的电流值为低电流，故全加器的C0输出逻辑值为0；
实现全加器函数C1时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为0；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1 的电流值为低电流，故全加器C1输出逻辑值为0；
实现全加器函数C2时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器阻值保持不变，故忆阻器输出逻辑值为1；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器的阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1 的电流值为低电流，故全加器C2输出逻辑值为0；
实现全加器函数C3时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器阻值保持不变，故忆阻器输出逻辑值为1；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为1；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为高电流，故全加器C3输出逻辑值为1；
实现全加器函数C4时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，将M1的T2端通过半
导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V 的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为0；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取 M1的电流值为低电流，故全加器C4输出逻辑值为0；
实现全加器函数C5时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0.3V，忆阻器的阻值从高阻态转变为低阻态，故忆阻器输出逻辑值为1；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为高电流，故全加器C5输出逻辑值为1；
实现全加器函数C6时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器阻值保持不变，故忆阻器输出逻辑值为1；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为1；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100 微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为高电流，故全加器C6输出逻辑值为1；实现全加器函数C7时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器阻值保持不变，故忆阻器输出逻辑值为1；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0.3V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为1；最后通过半导体参数分析测试仪在忆阻器的 T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为高电流，故全加器C7输出逻辑值为1。
实现全加器函数S0时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接地、接地、接地、接地，T2端分别接地、接地、接地、接地，M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态；然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接地、接0.3V，T2端分别接地、接0.3V、接0.3V、接地，此时M2、M3、M4、 M5阻态分别为高阻态、高阻态、高阻态、低阻态；再后将M2、M3、M4、M5的T1 端分别接地、接地、接地、接地，T2端分别接地、接0.3V、接地、接地，最后 M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态，读取M2～M5的电流之和为低电流，故全加器S0输出逻辑值为0；
实现全加器函数S1时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接地、接地、接地、接地， T2端分别接地、接地、接地、接0.3V，M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态；然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V，T2端分别接0.3V、接0.3V、接0.3V、接地，此时M2、M3、 M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态；再后将M2、M3、M4、M5 的T1端分别接地、接0.3V、接0.3V、接地，T2端分别接地、接0.3V、接地、接地，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态，读取M2～M5的电流之和为高电流，故全加器S1输出逻辑值为1；
实现全加器函数S2时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接地、接地、接地、接地， T2端分别接地、接地、接地、接地，M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、低阻态；然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V，T2端分别接地、接0.3V、接0.3V、接0.3V，此时M2、 M3、M4、M5阻态分别为高阻态、高阻态、高阻态、高阻态；再后将M2、M3、M4、 M5的T1端分别接地、接地、接地、接地，T2端分别接0.3V、接0.3V、接地、接地，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、低阻态，读取M2～M5的电流之和为高电流，故全加器S2输出逻辑值为1；
实现全加器函数S3时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接地、接地、接地、接地， T2端分别接地、接地、接地、接0.3V，M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态；然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V，T2端分别接0.3V、接0.3V、接0.3V、接0.3V，此时M2、 M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态；再后将M2、M3、M4、 M5的T1端分别接地、接0.3V、接0.3V、接地，T2端分别接0.3V、接0.3V、接地、接地，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态，读取M2～M5的电流之和为低电流，故全加器S3输出逻辑值为0；
实现全加器函数S4时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地，T2端分别接地、接地、接0.3V、接地，M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态；然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V，T2端分别接地、接0.3V、接0.3V、接地，此时M2、M3、 M4、M5阻态分别为低阻态、高阻态、高阻态、低阻态；再后将M2、M3、M4、M5 的T1端分别接地、接地、接地、接地，T2端分别接地、接0.3V、接地、接0.3V，最后M2、M3、M4、M5阻态分别为低阻态、高阻态、高阻态、高阻态，读取M2～M5 的电流之和为高电流，故全加器S4输出逻辑值为1；
实现全加器函数S5时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地，T2端分别接地、接地、接0.3V、接0.3V，M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、高阻态；然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V，T2端分别接0.3V、接0.3V、接0.3V、接地，此时M2、 M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态；再后将M2、M3、M4、 M5的T1端分别接地、接0.3V、接0.3V、接地，T2端分别接地、接0.3V、接地、接0.3V，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态，读取M2～M5的电流之和为低电流，故全加器S5输出逻辑值为0；
实现全加器函数S6时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地，T2端分别接地、接地、接0.3V、接地，M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态；然后将M2、M3、M4、M5的T1端分别接地、接 0.3V、接0.3V、接0.3V，T2端分别接地、接0.3V、接0.3V、接0.3V，此时 M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态；再后将M2、M3、M4、M5的T1端分别接地、接地、接地、接地，T2端分别接0.3V、接0.3V、接地、接0.3V，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、高阻态，读取M2～M5的电流之和为低电流，故全加器S6输出逻辑值为0；
实现全加器函数S7时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地，T2端分别接地、接地、接0.3V、接0.3V，M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、高阻态；然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V，T2端分别接0.3V、接0.3V、接0.3V、接0.3V，此时M2、M3、M4、M5阻态分别为高阻态、低阻态、高阻态、高阻态；再后将M2、 M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接地，T2端分别接0.3V、接0.3V、接地、接0.3V，最后M2、M3、M4、M5阻态分别为高阻态、低阻态、低阻态、高阻态，读取M2～M5的电流之和为高电流，故全加器S7输出逻辑值为1。
与现有技术相比，本发明的优点在于通过选取具有电致电阻转变和非易失性的忆阻器，根据忆阻器的阻值设定忆阻器的两个阻态，定义忆阻器的初始化的逻辑参数、忆阻器的输入和输出以及写操作后忆阻器的输出，并采用半导体参数分析测试仪中分别对忆阻器施加正向扫描电压和负向扫描电压获取忆阻器阻态转换的电压，基于该电压确定忆阻器的输入的脉宽50微秒的脉冲电压的幅值大小以及恒定直流电压，然后根据设计的全加器函数实现方法初始化忆阻器到相应阻后，通过施加信号A改变忆阻器阻态，信号B和C进行写操作，最后读取电流值，就能实现该三值单变量函数了，本发明的方法仅需要五个忆阻器配合半导体参数分析测试仪，就可以实现全加器函数，实现大幅减少器件数量，优化电路结构，简化操作方法，可以减少电路面积，降低电路功耗。
附图说明
图1为本发明的基于阻变器件的全加器函数实现方法的忆阻器的结构示意图。
图2为本发明的基于阻变器件的全加器函数实现方法的忆阻器的电流-电压曲线图。
图3为本发明的基于阻变器件的全加器函数实现方法的忆阻器在不同阻态下施加不同正向扫描电压后阻态的转变情况。
图4为本发明的基于阻变器件的全加器函数实现方法的忆阻器在不同阻态下施加不同负向扫描电压后阻态的转变情况。
图5是本发明的基于阻变器件的全加器函数实现方法实现全加器函数的操作方法图。
图6是本发明的基于阻变器件的全加器函数实现方法实现全加器函数的电路结构图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例：一种基于阻变器件的全加器函数实现方法，包括以下步骤：
(1)选取具有电致电阻转变和非易失性和多阻态特性的忆阻器，如图1所示，忆阻器具有自下往上依次设置的底电极层、阻变层与顶电极层，定义忆阻器的顶电极层为T1端，底电极层为T2端，根据忆阻器的阻值设定忆阻器的两个阻态，将其两个阻态分别记为高阻态HRS，简称H和低阻态LRS，简称L，其中高阻态的阻值范围为2000Ω～4000Ω，低阻态的阻值范围为50Ω～200Ω；本发明的基于阻变器件的全加器函数实现方法的忆阻器在不同阻态下施加不同正向扫描电压后阻态的转变情况如图3所示，本发明的基于阻变器件的全加器函数实现方法的忆阻器在不同阻态下施加不同负向扫描电压后阻态的转变情况如图4所示；
(2)定义忆阻器的初始化的逻辑参数、忆阻器的输入和输出：定义忆阻器初始化为高阻态时忆阻器的逻辑值为0，忆阻器初始化为低阻态时忆阻器的逻辑值为2；定义忆阻器的输入为脉宽50微秒的脉冲电压，该脉冲电压的幅值大小分别为0、V1，将忆阻器T1端的电势记为VT1，将忆阻器T2端的电势记为VT2；定义当写操作后，忆阻器阻态为高阻态时忆阻器输出为逻辑0，忆阻器阻态为中间阻态时忆阻器输出为逻辑1，忆阻器阻态为低阻态时忆阻器输出为逻辑2；
(3)将忆阻器的T2端接地，用半导体参数分析测试仪对忆阻器的T1端施加直流扫描电压，实时测量忆阻器阻态变化的电流-电压曲线图，具体过程为：
3-1在半导体参数分析测试仪中设置取值范围为100uA～1mA的限制电流后，用半导体参数分析测试仪对忆阻器的T1端施加正向扫描电压，正向扫描电压范围为0到0.3V，半导体参数分析测试仪测出忆阻器从高阻态向低阻态转变的电流-电压曲线，记为曲线1；
3-2在半导体参数分析测试仪中设置取值100mA的限制电流后，用半导体参数分析测试仪对忆阻器的T1端施加负向扫描电压，负向扫描电压范围为0到 -0.3V，半导体参数分析测试仪测出忆阻器从低阻态向高阻态转变的电流-电压曲线，记为曲线2；
(4)重复步骤3-1～步骤3-2三百次，通过半导体参数分析测试仪300条曲线1和300条曲线2，共600条电流-电压曲线，观察这600条电流-电压曲线，获取Vset和Vreset的值，因为Set过程(施加正向扫描电压的过程)和Reset 过程(施加负向扫描电压的过程)曲线具有较好的对称度，故统计Set过程中高阻态向低阻态转变时的阈值电压值或者统计Reset过程中低阻态向高阻态转变时的阈值电压值，确定V1；本实施例中，V1的值为0.3V；
(5)信号A可以改变忆阻器状态，信号B和信号Cin分别对忆阻器进行写操作，最后读取M1的电流值判断Cout值，读取M2～M5的电流值之和来判断Sum 值；
(6)将Cout0对应的全加器函数输出记为C0，将Cout1对应的全加器函数输出记为C1，将Cout2对应的全加器函数输出记为C2，以此类推，将Cout7对应的全加器函数输出记为C7，分别对应全加器函数中进位的八个输出，将Sum0 对应的全加器函数输出记为S0，将Sum1对应的全加器函数输出记为S1，将Sum2 对应的全加器函数输出记为S2，以此类推，将Sum7对应的全加器函数输出记为 S7，分别对应全加器函数中两数相加和的八个输出：根据要实现的全加器函数初始化五个忆阻器到相应阻态；然后对忆阻器进行相应写操作，最后施加小电压脉冲读取电流，实现全加器函数。
本实施例中，步骤(6)中实现全加器函数的具体方式为：
(5)将f0对应的三值单变量函数记为F0，将f1对应的三值单变量函数记为F1，将f2对应的三值单变量函数记为F2，以此类推，将f25对应的三值单变量函数记为F25，将f26对应的三值单变量函数记为F26，分别采用两步操作实现F0、F1、F2、F5、F9、F18、F4、F12、F13、F14、F22、F21、F8、F17、F24、 F25和F26这17种三值单变量函数：先根据要实现的三值单变量函数初始化忆阻器到相应阻态；然后对忆阻器进行写操作，实现该三值单变量函数；将f3对应的三值单变量函数记为F3，将f1对应的三值单变量函数记为F1，将f2对应的三值单变量函数记为F2，以此类推，将f25对应的三值单变量函数记为F25，将f26对应的三值单变量函数记为F26，分别采用三步操作实现F3、F10、F11、 F19、F20、F23、F6、F7、F15和F16这10种三值单变量函数：先根据要实现的三值单变量函数初始化忆阻器到相应阻态；然后对忆阻器进行两次写操作，实现该三值单变量函数。
本实施例中，步骤(5)中两步操作实现17种三值单变量函数的具体方式为：
实现全加器函数C0时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3，忆阻器的阻值保持不变，故忆阻器输出逻辑值为0；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1 的电流值为低电流，故全加器的C0输出逻辑值为0；
实现全加器函数C1时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为0；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1 的电流值为低电流，故全加器C1输出逻辑值为0；
实现全加器函数C2时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器阻值保持不变，故忆阻器输出逻辑值为1；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器的阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1 的电流值为低电流，故全加器C2输出逻辑值为0；
实现全加器函数C3时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器阻值保持不变，故忆阻器输出逻辑值为1；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为1；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为高电流，故全加器C3输出逻辑值为1；
实现全加器函数C4时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为0；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为低电流，故全加器C4输出逻辑值为0；
实现全加器函数C5时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝-0.3V，忆阻器阻值从低阻态转变为高阻态，故忆阻器输出逻辑值为0；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0.3V，忆阻器的阻值从高阻态转变为低阻态，故忆阻器输出逻辑值为1；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为高电流，故全加器C5输出逻辑值为1；
实现全加器函数C6时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器阻值保持不变，故忆阻器输出逻辑值为1；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为1；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100 微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为高电流，故全加器C6输出逻辑值为1；
实现全加器函数C7时，先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，始化初为低阻态；然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0V，忆阻器阻值保持不变，故忆阻器输出逻辑值为1；再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0.3V的脉冲电压，将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒，且幅值为0V的脉冲电压，此时忆阻器实际承受电压为VT1-VT2＝0.3V，忆阻器的阻值保持不变，故忆阻器输出逻辑值为1；最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒，且幅值为0V的脉冲电压，M1的T2端接地，读取M1的电流值为高电流，故全加器C7输出逻辑值为1；
实现全加器函数S0时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接地、接地、接地、接地， T2端分别接地、接地、接地、接地，M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态；然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接地、接0.3V，T2端分别接地、接0.3V、接0.3V、接地，此时M2、M3、M4、 M5阻态分别为高阻态、高阻态、高阻态、低阻态；再后将M2、M3、M4、M5的T1 端分别接地、接地、接地、接地，T2端分别接地、接0.3V、接地、接地，最后 M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态，读取M2～M5的电流之和为低电流，故全加器S0输出逻辑值为0；
实现全加器函数S1时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接地、接地、接地、接地， T2端分别接地、接地、接地、接0.3V，M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态；然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V，T2端分别接0.3V、接0.3V、接0.3V、接地，此时M2、M3、M4、 M5阻态分别为高阻态、高阻态、低阻态、高阻态；再后将M2、M3、M4、M5的T1 端分别接地、接0.3V、接0.3V、接地，T2端分别接地、接0.3V、接地、接地，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态，读取M2～M5 的电流之和为高电流，故全加器S1输出逻辑值为1；
实现全加器函数S2时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接地、接地、接地、接地， T2端分别接地、接地、接地、接地，M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、低阻态；然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接 0.3V、接0.3V，T2端分别接地、接0.3V、接0.3V、接0.3V，此时M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、高阻态；再后将M2、M3、M4、M5 的T1端分别接地、接地、接地、接地，T2端分别接0.3V、接0.3V、接地、接地，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、低阻态，读取M2～M5的电流之和为高电流，故全加器S2输出逻辑值为1；
实现全加器函数S3时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接地、接地、接地、接地， T2端分别接地、接地、接地、接0.3V，M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态；然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V，T2端分别接0.3V、接0.3V、接0.3V、接0.3V，此时M2、 M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态；再后将M2、M3、M4、 M5的T1端分别接地、接0.3V、接0.3V、接地，T2端分别接0.3V、接0.3V、接地、接地，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态，读取M2～M5的电流之和为低电流，故全加器S3输出逻辑值为0；
实现全加器函数S4时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地，T2端分别接地、接地、接0.3V、接地，M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态；然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V，T2端分别接地、接0.3V、接0.3V、接地，此时M2、 M3、M4、M5阻态分别为低阻态、高阻态、高阻态、低阻态；再后将M2、M3、M4、 M5的T1端分别接地、接地、接地、接地，T2端分别接地、接0.3V、接地、接 0.3V，最后M2、M3、M4、M5阻态分别为低阻态、高阻态、高阻态、高阻态，读取M2～M5的电流之和为高电流，故全加器S4输出逻辑值为1；
实现全加器函数S5时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地，T2端分别接地、接地、接0.3V、接0.3V，M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、高阻态；然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V，T2端分别接0.3V、接0.3V、接0.3V、接地，此时M2、 M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态；再后将M2、M3、M4、 M5的T1端分别接地、接0.3V、接0.3V、接地，T2端分别接地、接0.3V、接地、接0.3V，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态，读取M2～M5的电流之和为低电流，故全加器S5输出逻辑值为0；
实现全加器函数S6时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地，T2端分别接地、接地、接0.3V、接地，M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态；然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V，T2端分别接地、接0.3V、接0.3V、接0.3V，此时M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态；再后将M2、 M3、M4、M5的T1端分别接地、接地、接地、接地，T2端分别接0.3V、接0.3V、接地、接0.3V，最后M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、高阻态，读取M2～M5的电流之和为低电流，故全加器S6输出逻辑值为0；
实现全加器函数S7时，先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态；M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地， T2端分别接地、接地、接0.3V、接0.3V，M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、高阻态；然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V，T2端分别接0.3V、接0.3V、接0.3V、接0.3V，此时M2、M3、 M4、M5阻态分别为高阻态、低阻态、高阻态、高阻态；再后将M2、M3、M4、M5 的T1端分别接地、接0.3V、接0.3V、接地，T2端分别接0.3V、接0.3V、接地、接0.3V，最后M2、M3、M4、M5阻态分别为高阻态、低阻态、低阻态、高阻态，读取M2～M5的电流之和为高电流，故全加器S7输出逻辑值为1。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：格雷码计数器电路