阅读说明：本技术 能够减少读取时间的存储系统 (Memory system capable of reducing read time ) 是由 陈纬荣 汤强 于 2019-04-30 设计创作，主要内容包括：一种偏置电路包括充电电流再现单元、单元电流再现单元、电流比较器以及位线偏置发生器。所述充电电流再现单元根据流经电压偏置晶体管的充电电流来生成充电参考电压。所述单元电流再现单元根据流经共源晶体管的单元电流来生成单元参考电压。所述电流比较器包括用于根据所述充电参考电压生成复制充电电流的第一电流发生器以及用于根据所述单元参考电压生成复制单元电流的第二电流发生器。所述位线偏置发生器根据所述复制充电电流和所述复制单元电流之间的差异生成位线偏置电压,以控制页缓冲器对位线进行充电。(A bias circuit includes a charge current reproducing unit, a cell current reproducing unit, a current comparator, and a bit line bias generator. The charging current reproducing unit generates a charging reference voltage according to a charging current flowing through a voltage bias transistor. The cell current reproduction unit generates a cell reference voltage according to a cell current flowing through the common-source transistor. The current comparator includes a first current generator for generating a replica charging current from the charging reference voltage and a second current generator for generating a replica cell current from the cell reference voltage. The bit line bias generator generates a bit line bias voltage according to a difference between the replica charge current and the replica cell current to control a page buffer to charge a bit line.)

能够减少读取时间的存储系统

技术领域

本发明涉及一种存储系统，更具体而言，涉及一种能够减少读取时间的存储系统。

背景技术

在存储系统中，通常通过感测由存储单元导致的位线上的数据电压来读取存储在存储单元中的数据。例如，在NAND存储器读取序列中，为了读取存储在存储单元中的数据，可以首先将耦合至存储单元的位线预充电至预定电平。在已经建立位线的电压之后，可以提高耦合至存储单元的字线，以使存储单元根据存储在存储单元中的数据生成电流。如果尚未对存储单元进行编程，则存储单元可以生成使位线的电压被拉下的显著电流。否则，如果存储单元已经被编程，则存储单元将不生成任何电流或将仅生成微不足道的电流，使得位线的电压将保持在相似的电平。因此，通过感测位线的电压，可以读取存储在存储单元中的数据。

然而，由于不可避免的寄生电阻器和电容器导致位线是电阻性和电容性的，因此位线的建立时间将占总的读取时间的很大一部分。此外，由于电阻和电容特性是不可预测的并且随工艺而变化，因此不同存储单元所需的建立时间也不同。因此，始终应用最坏情况的建立时间以确保感测精度。另外，在现有技术中，利用由预定电压控制的主从晶体管对位线进行预充电。在这种情况下，随着位线的电压接近期望电平，充电能力可能降低，这也增加了读取时间。

发明内容

本发明的一个实施例公开了一种存储系统。所述存储系统包括多个存储单元、电压偏置晶体管、页缓冲器、共源晶体管和偏置电路。

第一存储单元耦合至位线。所述电压偏置晶体管具有用于接收第一系统电压的第一端子、第二端子、以及用于接收第一偏置电压的控制端子。

所述页缓冲器耦合至所述位线和所述电压偏置晶体管的第二端子。所述页缓冲器在预充电操作期间根据位线偏置电压将第一位线充电到第一系统电压，并且在感测操作期间形成从所述第一位线到感测放大器的感测路径。

所述共源晶体管具有耦合至所述第一位线的第一端子、用于接收小于所述第一系统电压的第二系统电压的第二端子、以及用于接收控制信号的控制端子。

所述偏置电路包括充电电流再现单元、单元电流再现单元、电流比较器以及位线偏置发生器。所述充电电流再现单元耦合至所述电压偏置晶体管。所述充电电流再现单元根据流经所述电压偏置晶体管的充电电流生成充电参考电压。所述单元电流再现单元耦合至所述共源晶体管。所述单元电流再现单元根据流经所述共源晶体管的单元电流生成单元参考电压。

所述电流比较器耦合至所述充电电流再现单元和所述单元电流再现单元。所述电流比较器包括第一电流发生器和第二电流发生器。所述第一电流发生器根据所述充电参考电压生成复制充电电流，所述第二电流发生器根据所述单元参考电压生成复制单元电流。

所述位线偏置发生器耦合至所述电流比较器和所述第一页缓冲器。所述位线偏置发生器根据第一复制充电电流和第一复制单元电流之间的差异来生成所述位线偏置电压。

本发明的另一实施例公开了一种偏置电路。所述偏置电路包括充电电流再现单元、单元电流再现单元、电流比较器以及位线偏置发生器。

所述充电电流再现单元耦合至电压偏置晶体管，并且根据流经所述电压偏置晶体管的充电电流生成充电参考电压。所述单元电流再现单元耦合至共源晶体管，并且根据流经所述共源晶体管的单元电流生成单元参考电压。

所述电流比较器耦合至所述充电电流再现单元和所述单元电流再现单元。所述电流比较器包括第一电流发生器和第二电流发生器。所述第一电流发生器根据所述充电参考电压生成复制充电电流，所述第二电流发生器根据所述单元参考电压生成复制单元电流。

所述位线偏置发生器耦合至所述电流比较器和页缓冲器，并且生成位线偏置电压以控制所述页缓冲器，从而根据所述复制充电电流和所述复制单元电流之间的差异对位线进行充电。

多个第一存储单元耦合至所述位线，所述电压偏置晶体管具有用于接收第一系统电压的第一端子、第二端子、以及用于接收第一偏置电压的控制端子。所述页缓冲器耦合至所述位线和所述电压偏置晶体管的第二端子，并且在预充电操作期间根据所述位线偏置电压将所述位线充电到第一系统电压。所述共源晶体管具有耦合至所述位线的第一端子、用于接收小于所述第一系统电压的第二系统电压的第二端子、以及用于接收控制信号的控制端子。

在阅读了各个附图中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的毫无疑问对本领域普通技术人员来说将变得显而易见。

附图说明

图1示出了根据本发明一个实施例的存储系统。

图2示出了根据本发明一个实施例的偏置电路。

具体实施方式

图1示出了根据本发明一个实施例的存储系统100。存储系统100包括多个存储单元MC(1,1)至MC(M,N)、电压偏置晶体管110、页缓冲器1201至120N、共源晶体管120以及偏置电路130，其中M和N是正整数。

在图1中，存储单元MC(1,1)至MC(M,N)被布置为阵列。例如，存储单元MC(1,1)至MC(M,1)可以被耦合至位线BL1，并且存储单元MC(1,N)至MC(M,N)可以被耦合至位线BLN。此外，存储单元MC(1,1)至MC(1,N)可以耦合至字线WL1，并且存储单元MC(M,1)至MC(M,N)可以被耦合至字线WLM。

电压偏置晶体管110具有用于接收第一系统电压VS1的第一端子、第二端子以及用于接收第一偏置电压VB1的控制端子。第一偏置电压VB1可以导通电压偏置晶体管110，以通过页缓冲器1201至120N对位线BL1至BLN进行充电。

页缓冲器1201至120N可以具有相同的结构。例如，页缓冲器1201可以被耦合至位线BL1和电压偏置晶体管110的第二端子。页缓冲器1201可以在预充电操作期间根据位线偏置电压VBLB将位线BL1充电至第一系统电压VS1，并且可以在感测操作期间形成从位线BL1到感测放大器的感测路径。

在图1中，页缓冲器1201包括晶体管M1至M5。晶体管M1具有耦合至电压偏置晶体管110的第二端子的第一端子、第二端子以及用于接收预充电控制信号SIG_C1的控制端子。晶体管M2具有耦合至晶体管M1的第二端子的第一端子、第二端子以及用于接收钳位控制信号SIG_C2的控制端子。晶体管M3具有耦合至第二晶体管M2的第二端子的第一端子、耦合至位线BL1的第二端子、以及用于接收位线偏置电压VBLB的控制端子。晶体管M4具有耦合至晶体管M2的第二端子的第一端子、耦合至用于感测的感测放大器的第二端子以及用于接收感测控制信号SIG_C3的控制端子。晶体管M5具有耦合至晶体管M1的第二端子的第一端子、耦合至晶体管M4的第二端子的第二端子以及用于接收预充电选择信号SIG_C4的控制端子。

在预充电操作期间，晶体管M1和M2将被导通，并且晶体管M3也将被导通以对位线BL1进行充电。在一些实施例中，存储系统100还可以包括高电压通过晶体管1501至150N，并且页缓冲器1201至120N可以分别通过高电压通过晶体管1501至150N耦合至位线BL1至BLN。在这种情况下，在位线BL1的预充电操作期间，高电压通过晶体管1501也将由通过信号SIG_HV导通。

而且，在感测操作期间，晶体管M1、M2和M3可以被截止，并且晶体管M4可以被导通，使得位线BL的电压可以由感测放大器感测。晶体管M5可以用于根据需要选择要进行预充电的位线。

共源晶体管130具有耦合至位线BL1至BLN的第一端子、用于接收小于第一系统电压VS1的第二系统电压VS2的第二端子以及用于接收控制信号SIG_ACS的控制端子。

在位线BL1的预充电操作期间，电压偏置晶体管110和共源晶体管130可以被导通，并且还可以导通页缓冲器1201的晶体管M1、M2和M3。因此，位线BL1可以被预充电。然而，在现有技术中，随着位线BL1的电压增大，施加在晶体管M3上的栅极到源极电压将减小，从而削弱了充电能力并增加了预充电所需的时间。在存储系统100中，为了解决该问题，偏置电路140可以用于根据预充电操作的情况来生成和调整位线偏置电压VBLB以控制晶体管M3。

图2还示出了根据本发明一个实施例的偏置电路140。偏置电路140包括充电电流再现单元142、单元电流再现单元144、电流比较器146和位线偏置发生器148。

充电电流再现单元142耦合至电压偏置晶体管110，并且可以根据流经电压偏置晶体管110的充电电流I_chg来生成充电参考电压V_ref1。

单元电流再现单元144耦合至共源晶体管130，并且可以根据流经共源晶体管130的单元电流I_cell来生成单元参考电压V_ref2。

电流比较器146耦合至充电电流再现单元142和单元电流再现单元144。电流比较器146包括第一电流发生器146A和第二电流发生器146B。第一电流发生器146A可以根据充电参考电压V_ref1来生成复制充电电流I_rchg1，第二电流发生器146B可以根据单元参考电压V_ref2来生成复制单元电流I_rcell1。

位线偏置发生器148耦合至电流比较器146和页缓冲器1201至120N。位线偏置发生器148可以根据复制充电电流I_rchg1和复制单元电流I_rcell1之间的差异来生成位线偏置电压VBLB。

在一些实施例中，充电电流I_chg的流经电压偏置晶体管110的部分可以在预充电操作开始时流至位线BL1至BLN上的寄生电容器，而其余的充电电流I_chg将流经共源晶体管130。之后，当寄生电容器被充电时，充电电流I_chg将全部流经共源晶体管130。

也就是说，在预充电操作开始时，充电电流I_chg将大于单元电流I_cell，因此，复制充电电流I_rchg1应该大于复制单元电流I_rcell1。在这种情况下，复制充电电流I_rchg1和复制单元电流I_rcell1之间的差异将使得位线偏置发生器148提高位线偏置电压VBLB，从而晶体管M3可以被完全导通，从而提高充电能力。

之后，当寄生电容器被完全充电时，复制充电电流I_rchg1将基本上等于复制单元电流I_rcell1。在这种情况下，可能意味着位线BL1已被充电，因此位线偏置发生器148将保持位线偏置电压VBLB，并且可以相应地执行感测操作。

在一些实施例中，电流比较器146还可以包括第三电流发生器146C、第四电流发生器146D和用于生成感测指示信号SIG_IDCT的反相器146E。第三电流发生器146C可以根据充电参考电压V_ref1生成复制充电电流I_rchg2，第四电流发生器146D可以根据单元参考电压V_ref2生成复制单元电流I_rcell2。反相器146E具有耦合至第三电流发生器146C和第四电流发生器146D的输入端子、以及用于根据复制充电电流I_rchg2和复制单元电流I_rcell2之间的差异输出感测指示信号SIG_IDCT的输出端子。在这种情况下，当复制充电电流I_rchg2和复制单元电流I_rcell2之间的差异变为零时，感测指示信号SIG_IDCT将被翻转，并且感测操作可以由翻转的感测指示信号SIG_IDCT相应地触发。

由于位线偏置发生器148可以立即根据位线BL1至BLN的充电状态来调整位线偏置电压VBLB，因此在预充电操作期间可以将充电能力保持为强。而且，由于可以通过复制充电电流I_rchg1和复制单元电流I_rcell1之间的差异来检测位线BL1至BLN的充电状态，所以可以终止预充电操作并且一旦位线BL1至BLN被预充电就可以触发感测操作。也就是说，可以优化预充电时间，并且可以控制预充电操作而不受工艺变化的影响。

在图2中，充电电流再现单元142包括晶体管M6、M7以及运算放大器OP1。晶体管M6具有用于接收第一系统电压VS1的第一端子、第二端子以及耦合至电压偏置晶体管110的控制端子的控制端子。运算放大器OP1具有耦合至晶体管M6的第二端子的正输入端子、耦合至电压偏置晶体管110的第二端子的负输入端子以及用于输出充电参考电压V_ref1的输出端子。晶体管M7具有耦合至晶体管M6的第二端子的第一端子、用于接收第二系统电压VS2的第二端子以及耦合至运算放大器OP1的输出端子的控制端子。

在这种情况下，运算放大器OP1可以确保晶体管M6与电压偏置晶体管110在相同的条件下被偏置。因此，充电电流再现单元142能够根据流经电压偏置晶体管110的充电电流I_chg生成再现电流。

类似地，单元电流再现单元144包括晶体管M8、M9以及运算放大器OP2。晶体管M8具有用于接收第一系统电压VS1的第一端子、第二端子以及控制端子。运算放大器OP2具有耦合至晶体管M8的第二端子的正输入端子、耦合至位线BL1至BLN的负输入端子以及耦合至晶体管M8的控制端子以用于输出单元参考电压V_ref2的输出端子。晶体管M9具有耦合至晶体管M8的第二端子的第一端子、用于接收第二系统电压VS2的第二端子以及耦合至共源晶体管130的控制端子的控制端子。

在这种情况下，运算放大器OP2可以确保晶体管M9与共源晶体管130在相同的条件下被偏置。因此，单元电流再现单元144能够根据流经共源晶体管130的单元电流I_cell生成再现电流。

在图2中，第一电流发生器146A包括晶体管M10，所述晶体管M10具有第一端子、用于接收第二系统电压VS2的第二端子以及用于接收充电参考电压V_ref1的控制端子。此外，第二电流发生器146B包括晶体管M11，所述晶体管M11具有用于接收第一系统电压VS1的第一端子、耦合至晶体管M10的第一端子的第二端子以及用于接收单元参考电压V_ref2的控制端子。

另外，在图2中，晶体管M7和M10是N型晶体管，而晶体管M8和M11是P型晶体管。在这种情况下，利用充电参考电压V_ref1，晶体管M10将与晶体管M7在相同的条件下被偏置，使得晶体管M10可以通过镜像流经晶体管M7的电流来生成复制充电电流I_rchg1。类似地，利用单元参考电压V_ref2，晶体管M11将晶体管M8在相同的条件下被偏置，使得晶体管M11可以通过镜像流经晶体管M8的电流来生成复制单元电流I_rcell1。

在图2中，位线偏置发生器148包括运算放大器OP3、晶体管M12以及电阻器R1。运算放大器OP3具有用于接收第二偏置电压VB2的正输入端子、耦合至晶体管M10的第一端子的负输入端子以及用于输出位线偏置电压VBLB的输出端子。晶体管M12具有耦合至运算放大器OP3的输出端子的第一端子、耦合至运算放大器OP3的负输入端子的第二端子以及耦合至晶体管M12的第一端子的控制端子。电阻器R1具有耦合至晶体管M12的第二端子的第一端子以及用于接收第二系统电压VS2的第二端子。

在这种情况下，当复制充电电流I_rchg1大于复制单元电流I_rcell1时，差分电流I_diff将被馈送到位线偏置发生器148，从而下拉运算放大器OP3的负输入端子的电压并且提高位线偏置电压VBLB。

在一些实施例中，可以根据系统要求来选择晶体管M7和M10的尺寸比率，以调整复制充电电流I_rchg1。然而，晶体管M8和M11的尺寸比率应该与晶体管M7和M10的尺寸比率相同。

类似地，可以根据系统要求来选择晶体管M6和电压偏置晶体管110的尺寸比率，并且晶体管M6和电压偏置晶体管110的尺寸比率应该与晶体管M9和共源晶体管130的尺寸比率相同。

此外，在图2中，充电电流再现单元142和单元电流再现单元144可以使用运算放大器OP1和OP2来牢固地固定偏置状况；然而，在一些其他实施例中，充电电流再现单元142和单元电流再现单元144可以用其他结构来实现，例如常用的电流镜。

而且，在图1中，位线BL1至BLN可以同时被预充电，但是，在一些其他实施例中，位线BL1至BLN也可以根据系统要求而与页缓冲器1201至120N独立预充电。

综上所述，本发明实施例提供的存储系统和偏置电路可以根据位线的充电状态来立即调整位线偏置电压，使得在预充电操作期间可以保持强的充电能力。而且，由于可以通过复制充电电流和复制单元电流之间的差异来检测位线的充电状态，所以可以优化预充电时间，并且可以控制预充电操作而不受工艺变化的影响。

本领域技术人员将容易地观察到，可以在保留本发明的教导的同时对装置和方法进行各种修改和替换。因此，上述公开内容应被理解为仅受所附权利要求的范围和界限的限制。