阅读说明：本技术 显示面板和显示装置 (Display panel and display device ) 是由 李蒙蒙 范文志 于 2020-06-28 设计创作，主要内容包括：本发明实施例公开了一种显示面板和显示装置。显示面板包括：多条第一数据线和多条第二数据线；多个子像素,所述子像素包括阳极,所述阳极与所述第一数据线位于不同膜层且投影存在交叠,以及所述阳极与所述第二数据线位于不同膜层且投影存在交叠；其中,所述第一数据线还包括RC补偿部,以使所述第一数据线的RC延迟和所述第二数据线的RC延迟相同。与现有技术相比,本发明实施例提高了显示面板的显示均一性。(The embodiment of the invention discloses a display panel and a display device. The display panel includes: a plurality of first data lines and a plurality of second data lines; a plurality of sub-pixels, each sub-pixel comprising an anode, the anode and the first data line are located on different film layers and the projections overlap, and the anode and the second data line are located on different film layers and the projections overlap; wherein the first data line further includes an RC compensation part to make an RC delay of the first data line the same as an RC delay of the second data line. Compared with the prior art, the embodiment of the invention improves the display uniformity of the display panel.)

显示面板和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示 面板的要求也越来越高。尤其是显示面板的显示画质，始终是消费者和面板生 产厂商对显示面板的品质衡量的重要指标之一。

其中，有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板具 有发光亮度高、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示 等优点，具有广阔的应用前景。然而，现有的OLED显示面板存在显示均一性 差的问题，影响了显示面板显示画质的提升。

发明内容

本发明实施例提供一种显示面板和显示装置，以提高显示面板的显示均一 性。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种显示面板，包括：

多条第一数据线和多条第二数据线；

多个子像素，所述子像素包括阳极，所述阳极与所述第一数据线位于不同 膜层且投影存在交叠，以及所述阳极与所述第二数据线位于不同膜层且投影存 在交叠；

其中，所述第一数据线还包括RC补偿部，以使所述第一数据线的RC延迟 和所述第二数据线的RC延迟相同。

从上述技术方案可以看出，本发明实施例设置第一数据线包括RC补偿部， 可以通过调整第一数据线上的寄生电容C1或电阻R1，来调整第一数据线和第 二数据线上的RC延迟相同，以提高显示面板显示的均一性。

进一步地，所述RC补偿部包括电容补偿部，所述第一数据线的电容补偿 部与所述阳极的投影存在交叠。由上述技术方案可以看出，若第一数据线的RC 延迟小于第二数据线的RC延迟，设置第一数据线的电容补偿部用于补偿第一 数据线的本体部与阳极的投影的交叠面积，可以增大第一数据线的寄生电容， 以增大第一数据线的RC延迟，进而使得第一数据线的RC延迟和第二数据线的 RC延迟相同，以提高显示面板显示的均一性。

进一步地，所述第一数据线还包括本体部；所述第一数据线的电容补偿部 包括第一端和第二端，所述第一数据线的电容补偿部的第一端与所述第一数据 线的本体部接触，所述第一数据线的电容补偿部的第二端形成断路。电容补偿 部这样设置，一方面，增加了第一数据线与阳极的交叠面积；另一方面，由于 电容补偿部的一端形成断路，没有电流流过电容补偿部，因此电容补偿部对第 一数据线的电阻的影响可以忽略。因此，本发明实施例在不改变第一数据线的 电阻的前提下，增大了第一数据线的寄生电容。

进一步地，所述第二数据线包括本体部和电容补偿部，所述第二数据线的 电容补偿部与所述阳极的投影不交叠；所述第二数据线的电容补偿部和所述第 一数据线的电容补偿部的电阻相等。本发明实施例设置第二数据线也包括电容 补偿部，有利于维持第一数据线和第二数据线的电阻等特性相同，即在其他特 性不变的前提下，增大第一数据线的寄生电容，进一步确保数据信号在第一数 据线和第二数据线上传输的均一性。

进一步地，所述RC补偿部包括电阻补偿部，所述第一数据线包括本体部 和所述电阻补偿部，所述第一数据线的本体部与电阻补偿部串联连接。若第一 数据线的RC延迟小于第二数据线的RC延迟，本发明实施例通过设置第一数据 线串联电阻增大其自身的电阻R1，以增大第一数据线的RC延迟，从而有利于 减小第一数据线和第二数据线上的RC延迟的差距、提升显示面板显示的均一 性。另外，本发明实施例无需改变显示面板的PDL开口和像素排布方式，因此， 本发明实施例的具有较强的实用性。

进一步地，所述第一数据线的电阻补偿部与有源层同层设置，优选地，所 述电阻补偿部包括半导体电阻，电阻补偿部可以与晶体管的有源层在同一工艺 步骤中制作完成，有利于节省工艺流程。

进一步地，所述第二数据线包括本体部和电阻补偿部，所述第二数据线的 本体部与电阻补偿部并联连接。本发明实施例设置第二数据线也包括电阻补偿 部，并与第二数据线的本体部并联设置，以减小第二数据线的电阻，进一步减 小第一数据线和第二数据线之间的RC延迟差。

进一步地，所述第一数据线的电阻补偿部与阳极不交叠，且所述第一数据 线的电阻补偿部的线宽小于或大于所述第一数据线的本体部的线宽。其中，数 据线的线宽越大，其电阻值越小；相反，数据线的线宽越小，其电阻值越大。 本发明实施例通过调整第一数据线的线宽来调整其自身的电阻R1，以调整第一 数据线的RC延迟，从而有利于减小第一数据线和第二数据线上的RC延迟的差 距、提升显示面板显示的均一性。

进一步地，所述RC补偿部包括电容补偿部，所述第一数据线的电容补偿 部与所述阳极的投影交叠，通过在第一数据线上设置电阻补偿和电容补偿，进 一步减小第一数据线和第二数据线上的RC延迟差，提升显示面板显示的均一 性。另外，本发明实施例无需改变显示面板的PDL开口和像素排布方式，因此， 本发明实施例的具有较强的实用性。

相应地，本发明还提供了一种显示装置，包括：如本发明任意实施例所提 供所述的显示面板。

本发明实施例设置第一数据线包括RC补偿部，可以通过调整第一数据线 上的寄生电容C1或电阻R1，来调整第一数据线和第二数据线上的RC延迟相 同，使得第一数据线和第二数据线上数据电压的充电时间相同，那么由第一数 据线提供数据电压的子像素和由第二数据线提供数据电压的子像素的充电时间 相同，从而提高了显示面板显示的均一性。

附图说明

图1为本发明实施例提供的一种显示面板的剖面结构示意图；

图2为本发明实施例提供的一种子像素的电路结构示意图；

图3为本发明实施例提供的一种显示面板的结构示意图；

图4为本发明实施例提供的另一种显示面板的结构示意图；

图5为本发明实施例提供的又一种显示面板的结构示意图；

图6为本发明实施例提供的又一种显示面板的结构示意图；

图7为本发明实施例提供的又一种显示面板的结构示意图；

图8为沿图7中A-A的剖面结构示意图；

图9为本发明实施例提供的又一种显示面板的结构示意图；

图10为本发明实施例提供的又一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此 处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需 要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结 构。

本发明实施例提供了一种显示面板，该显示面板可适用于有机发光二极管 显示面板(Organic Light-Emitting Diode，OLED)、微发光二极管显示面板(Micro LightEmitting Diode，Micro LED)或量子点发光二极管(Quantum Dot Light EmittingDiodes，QLED)。

图1为本发明实施例提供的一种显示面板的剖面结构示意图。参见图1， 该显示面板包括：多条第一数据线DATA1、多条第二数据线DATA2和多个子 像素(图1中示例性地示出了第一子像素100和第二子像素200)。子像素包 括阳极Anode，阳极Anode与第一数据线DATA1位于不同膜层且投影存在交 叠，以及阳极Anode与第二数据线DATA2位于不同膜层且投影存在交叠。第 一数据线DATA1还包括RC补偿部(图1中未示出)，，能够减小第一数据线DATA1和第二数据线DATA2之间的RC延迟差，以使第一数据线DATA1的 RC延迟和第二数据线DATA2的RC延迟相同。可以理解的是，本申请中的数 据线与阳极之间并未直接接触，本申请实施例所讲的数据线与阳极存在交叠指 的是两者位于不同膜层且在平行于显示面板的平面上的投影存在交叠。

另外，可以想到的是，在本申请具体实施时，第一数据线DATA1和第二 数据线DATA2之间的RC延迟难以做到完全相同，因此本申请所讲的第一数据 线DATA1的RC延迟和第二数据线DATA2的RC延迟相同指的是第一数据线 DATA1和第二数据线DATA2之间的RC延迟差在可接受的范围，即因RC延 迟差导致的对显示面板的显示效果的影响非肉眼可见。

其中，由于阳极Anode与第一数据线DATA1位于不同膜层且存在交叠， 因此，阳极Anode与第一数据线DATA1之间存在寄生电容C1；同样地，由于 阳极Anode与第二数据线DATA2位于不同膜层且存在交叠，因此，阳极Anode 与第二数据线DATA2之间存在寄生电容C2。另外，第一数据线DATA1本身 存在电阻R1，第二数据线DATA2本身存在电阻R2。由于像素排布方式和走线 形状等原因，第一数据线DATA1的寄生电容C1和第二数据线DATA2的寄生电容C2不同，和/或，第一数据线DATA1的电阻R1和第二数据线DATA2的 电阻R2不同。

第一子像素100包括像素电路和发光器件LED1，第一子像素100的像素电 路包括驱动晶体管DTFT1和存储电容Cst1；第一数据线DATA1通过像素电路 向第一子像素100提供数据信号。第二子像素200包括像素电路和发光器件 LED2，第二子像素200的像素电路包括驱动晶体管DTFT2和存储电容Cst2； 第二数据线DATA2通过像素电路向第二子像素200提供数据信号。

下面以第二子像素200为例进行说明，第二子像素200的像素电路例如可 以是2T1C电路或7T1C电路等电路。图2为本发明实施例提供的一种子像素的 电路结构示意图。结合图1和图2，像素电路210为2T1C电路，像素电路210 包括驱动晶体管DTFT2、开关晶体管STFT2和存储电容Cst2，像素电路210 的开关晶体管STFT2的栅极与扫描线SCAN电连接，开关晶体管STFT2的源 极与第二数据线DATA2电连接，开关晶体管STFT2在扫描信号的控制下导通， 将数据信号传输至驱动晶体管DTFT2的栅极，并向存储电容Cst2充电，驱动 晶体管DTFT2在栅极电压的控制下产生驱动电流，该驱动电流驱动发光器件 LED2发光。其中，发光器件LED2包括阳极Anode，子像素的阳极Anode即 为发光器件LED2的阳极Anode。

由前述分析可知，第二数据线DATA2上存在寄生电容C2和电阻R2，那 么，在数据电压的在向第二数据线充电的过程中，存在一定的充电时间。具体 地，数据线DATA2的充电公式为Vt＝V0+(Vu-V0)*[1-exp(-t/R2*C2)]，其中， Vt为任意时间t寄生电容C2上的电压值，V0为寄生电容C2上的初始电压值， Vu为寄生电容C2充满后终止电压值。由充电公式可以看出，寄生电容C2和电 阻R2的乘积决定了第二数据线DATA2的充电时间。第二数据线DATA2上的 充电延迟减缓了第二数据线DATA2向存储电容Cst2充电的速度，使得发光器 件LED2的显示有延迟。同时，由于第一数据线DATA1和第二数据线DATA2 上的RC延迟不同，导致了不同的子像素的显示延迟时间不同，显示面板显示 存在均一性较差的问题。

本发明实施例设置第一数据线DATA1包括RC补偿部，可以通过调整第一 数据线DATA1上的寄生电容C1或电阻R1，来调整第一数据线DATA1和第二 数据线DATA2上的RC延迟，能够减小第一数据线DATA1和第二数据线 DATA2之间的RC延迟差，使得第一数据线DATA1和第二数据线DATA2上 数据电压的充电时间相同，从而使得由第一数据线DATA1提供数据电压的第 一子像素100和由第二数据线DATA2提供数据电压的第二子像素200的充电时间相同，从而提高了显示面板显示的均一性。

在上述实施例的基础上，RC补偿部的设置方式有多种，示例性地，若第一 数据线DATA1的寄生电容C1小于第二数据线DATA2的寄生电容C2，则通过 RC补偿部的设置调整第一数据线DATA1的寄生电容C1和第二数据线DATA2 的寄生电容C2的大小相同，或者通过RC补偿部的设置调整第一数据线DATA1 的电阻R1和第二数据线DATA2的电阻R2的大小，以确保第一数据线DATA1 和第二数据线DATA2上的RC延迟相同；若第一数据线DATA1的电阻R1小于第二数据线DATA2的电阻R2，则通过RC补偿部的设置调整第一数据线 DATA1的电阻R1和第二数据线DATA2的电阻R2的大小相同，或者通过RC 补偿部的设置调整第一数据线DATA1的寄生电容C1和第二数据线DATA2的 寄生电容C2的大小，以确保第一数据线DATA1和第二数据线DATA2上的RC 延迟相同。

在以下实施方式中，首先对RC补偿部用以补偿第一数据线DATA1上的寄 生电容的调整方式进行说明。

图3为本发明实施例提供的一种显示面板的结构示意图。参见图3，在本 发明的一种实施方式中，可选地，以delta像素排布方式为例，第一数据线DATA1 向绿色子像素G提供数据信号，第二数据线DATA2向蓝色子像素B和红色子 像素R提供数据信号。示例性地，第一数据线DATA1的本体部11与阳极Anode 交叠的面积小于第二数据线DATA2与阳极交叠的面积，因此第一数据线 DATA1的本体部11的寄生电容C1小于第二数据线DATA2上的寄生电容C2， 若不设置RC补偿部，第一数据线DATA1上的RC延迟小于第二数据线DATA2 上RC延迟。本发明实施例设置第一数据线DATA1包括RC补偿部，RC补偿 部包括电容补偿部12。第一数据线DATA1的电容补偿部12与阳极Anode交叠。 即第一数据线DATA1的电容补偿部12用于补偿第一数据线DATA1的本体部 与阳极Anode的交叠面积，从而有利于增大第一数据线DATA1与阳极Anode 间的寄生电容C1。

本发明实施例通过改变第一数据线DATA1的走线图形来增大其寄生电容 C1，增大了第一数据线DATA1的RC延迟，从而有利于减小第一数据线DATA1 和第二数据线DATA2上的RC延迟的差距、提升显示面板显示的均一性。另外， 本发明实施例无需改变显示面板的PDL开口和像素排布方式，因此，本发明实 施例的具有较强的实用性。

继续参见图3，在本发明的一种实施方式中，可选地，第一数据线DATA1 的电容补偿部12包括第一端12A和第二端12B，第一数据线DATA1的电容补 偿部12的第一端12A与第一数据线DATA1的本体部11接触，第一数据线 DATA1的电容补偿部12的第二端12B形成断路。电容补偿部12这样设置，一 方面，增加了第一数据线DATA1与阳极Anode的交叠面积；另一方面，由于 电容补偿部12的一端形成断路，没有电流流过电容补偿部12，因此电容补偿部12对第一数据线DATA1的电阻的影响可以忽略。因此，本发明实施例在不 改变第一数据线DATA1的电阻的前提下，增大了第一数据线DATA1的寄生电 容C1。

需要说明的是，在图3中，示例性地输出了第一数据线DATA1的电容补 偿部12为条状，并非对本发明的限定，在其他实施例中，还可以设置电容补偿 部12的形状包括圆形或三角形等，在实际应用中可以根据显示面板的版图设计 来确定。

图4为本发明实施例提供的另一种显示面板的结构示意图。参见图4，在 上述各实施例的基础上，可选地，第二数据线DATA2包括本体部21和RC补 偿部，RC补偿部包括电容补偿部22，第二数据线DATA2的电容补偿部22与 阳极Anode不交叠；第二数据线DATA2的电容补偿部22和第一数据线DATA1 的电容补偿部21的电阻相等。可选地，第二数据线DATA2的电容补偿部22 与第一数据线DATA1的电容补偿部12的数量、形状和大小相等。本发明实施 例在第一数据线DATA1设置电容补偿部12的基础上，在第二数据线DATA2 也对应设置电容补偿部22，有利于维持第一数据线DATA1和第二数据线 DATA2的电阻等特性相同，即在其他特性不变的前提下，增大第一数据线 DATA1的寄生电容C1，增大第一数据线DATA1的RC延迟，进一步确保在第 一数据线DATA1和第二数据线DATA2上的数据电压信号向存储电容Cst2充电的速度一致。

在图3和图4中，示例性地示出了delta像素排布方式，本发明实施例还适 用于钻石(diamond)像素排布方式等其他像素排布方式。其中，根据不同的像 素排布方式，各数据线上的寄生电容不同，在实际应用中可以根据需要设置电 容补偿部。

图5为本发明实施例提供的又一种显示面板的结构示意图。参见图5，在 本发明的一种实施方式中，可选地，以钻石像素排布方式为例，第一数据线DATA1位于显示面板的边缘，第二数据线DATA2位于显示面板的中部。第一 数据线DATA1的本体部11仅与红色子像素R和蓝色子像素B存在交叠，第二 数据线DATA2的本体部21不仅与红色子像素R和蓝色子像素B存在交叠，还 与绿色子像素G存在交叠，因此第一数据线DATA1的本体部11的寄生电容小 于第二数据线DATA2的本体部21的寄生电容，若不设置RC补偿部，第一数 据线DATA1的本体部RC延迟小于第二数据线DATA2的RC延迟。本发明实 施例设置第一数据线DATA1包括电容补偿部12。第一数据线DATA1的电容 补偿部12与阳极Anode交叠。即第一数据线DATA1的电容补偿部12用于补 偿第一数据线DATA1的本体部11与阳极Anode的交叠面积，从而有利于增大 第一数据线DATA1与阳极Anode间的寄生电容C1，增大第一数据线DATA1 的RC延迟，使得第一数据线DATA1和第二数据线DATA2上的数据电压信号 向存储电容Cst2充电的速度一致。

继续参见图5，在上述各实施例的基础上，可选地，与第一数据线DATA1 对应，第二数据线DATA2包括本体部21和电容补偿部22，第二数据线DATA2 的电容补偿部22与阳极Anode不交叠；第二数据线DATA2的电容补偿部22 和第一数据线DATA1的电容补偿部12的电阻相等。可选地，第二数据线DATA2 的电容补偿部22与第一数据线DATA1的电容补偿部12的数量、形状和大小 相等。

本发明实施例设置在第一数据线DATA1设置电容补偿部21的基础上，在 第二数据线DATA2也包括电容补偿部22，有利于维持第一数据线DATA1和 第二数据线DATA2的电阻特性相同，即在其他特性不变的前提下，增大第一 数据线DATA1的寄生电容C1，增大第一数据线DATA1的RC延迟，进一步 确保在第一数据线DATA1和第二数据线DATA2上的数据电压信号向存储电容 Cst2充电的速度一致。

需要说明的是，图5中的电容补偿部22的形状与前述各实施例相同，这里 不再赘述。

还需要说明的是，图3-图5中示例性地示出了一条数据线上仅设置一个电 容补偿部，并非对本发明的限定，在其他实施例中还可以根据需要在一条数据 线上设置多个电容补偿部。

图6为本发明实施例提供的又一种显示面板的结构示意图。参见图6，在 本发明的一种实施方式中，可选地，以RGB像素排布方式为例，第一数据线 DATA11向红色子像素R提供数据信号，第一数据线DATA12向绿色子像素G 提供数据信号，第二数据线DATA2向蓝色子像素B提供数据信号。第一数据 线DATA11包括本体部111和电容补偿部112，第一数据线DATA12包括本体 部121和电容补偿部122。第一数据线DATA12的本体部121与阳极Anode的交叠面积小于第一数据线DATA11的本体部111与阳极Anode的交叠面积，那 么，第一数据线DATA12的本体部121的寄生电容小于第一数据线DATA11的 本体部111的寄生电容。若不设置RC补偿部，第一数据线DATA12的RC延 迟小于第一数据线DATA11的RC延迟。第一数据线DATA11的本体部111与 阳极Anode的交叠面积小于第二数据线DATA2与阳极Anode的交叠面积，第 一数据线DATA11的本体部111的寄生电容小于第二数据线DATA2的寄生电 容。若不设置RC补偿部，第一数据线DATA11的RC延迟小于第二数据线 DATA2的RC延迟。

本发明实施例设置第一数据线DATA11的电容补偿部112与阳极Anode交 叠；第一数据线DATA12的电容补偿部122与阳极Anode交叠，第一数据线 DATA11的电容补偿部112的数量小于第一数据线DATA12的电容补偿部122 的数量。那么，第一数据线DATA12的RC延迟增大的较多，第一数据线DATA11 的RC延迟增大的较少，第二数据线DATA2的RC延迟不增加，使得第一数据 线DATA12、第一数据线DATA11和第二数据线DATA2的RC延迟趋于相等。 由上述分析可知，本发明实施例针对各数据线的本体部的RC延迟的大小关系， 确定对应的电容补偿部的数量，数据线的本体部的RC延迟越小，其对应的电 容补偿部的数量越多，越有利于各数据线上的RC延迟相等。

在上述各实施例中，对RC补偿部用以补偿第一数据线DATA1上的寄生电 容的调整方式进行说明，下面对RC补偿部用以补偿第一数据线DATA1上的电 阻调整方式进行说明。

示例性地，若第一数据线DATA1的寄生电容C1小于第二数据线DATA2 的寄生电容C2，则设置RC补偿部增大第一数据线DATA1的电阻R1，使得第 一数据线DATA1的电阻R1大于第二数据线DATA2的电阻R2，即C1＜C2， 且R1＞R2，以使第一数据线DATA1和第二数据线DATA2上的RC延迟相同。 由此可见，本发明实施例在第一数据线DATA1和第二数据线DATA2上的寄生 电容不同时，不局限于仅对寄生电容进行调整，拓宽了调整思路。

图7为本发明实施例提供的又一种显示面板的结构示意图。参见图7，在 本发明的一种实施方式中，可选地，以delta像素排布方式为例，第一数据线 DATA1向绿色子像素G提供数据信号，第二数据线DATA2向蓝色子像素B 和红色子像素R提供数据信号。示例性地，第一数据线DATA1的本体部11与 阳极Anode交叠的面积小于第二数据线DATA2与阳极交叠的面积，因此第一 数据线DATA1的本体部11的寄生电容C1小于第二数据线DATA2上的寄生 电容C2，若不设置RC补偿部，第一数据线DATA1上的RC延迟小于第二数 据线DATA2上RC延迟。本发明实施例设置第一数据线DATA1包括RC补偿 部，RC补偿部包括电阻补偿部13，第一数据线DATA1的本体部11与电阻补 偿部13串联连接。第一数据线DATA1的电阻为其本体部11的电阻与电阻补 偿部13的电阻求和得到。即第一数据线DATA1的电阻补偿部13用于补偿第一数据线DATA1的电阻，增大了第一数据线DATA1的电阻。

本发明实施例通过改变第一数据线DATA1的串联电阻增大其自身的电阻 R1，增大了第一数据线DATA1的RC延迟，从而有利于减小第一数据线DATA1 和第二数据线DATA2上的RC延迟的差距、提升显示面板显示的均一性。另外， 本发明实施例无需改变显示面板的PDL开口和像素排布方式，因此本发明实施 例的具有较强的实用性。

需要说明的是，在上述实施例中，示例性地示出了可以通过调整电阻补偿 部的电阻值大小来调整数据线的RC延迟，并非对本发明的限定，在其他实施 例中，还可以通过调整电阻补偿部的数量来调整数据线的RC延迟，在实际应 用中可以根据需要进行设定。

结合图7，在上述各实施例的基础上，可选地，显示面板包括显示区31和 扇出区32，电阻补偿部位于扇出区32，这样，电阻补偿部的设置不会占用显示 区31的空间，从而在不影响显示区31的布线设计和分辨率的基础上，提升了 显示面板显示的均一性。

在本发明的一种实施方式中，可选的，与上述实施例不同的是，本发明实 施例在第一数据线DATA1上设置电阻补偿13的同时也在第一数据线DATA1 上设置电容补偿部，在增大第一数据线DATA1的电阻的同时，也增加第一数 据线DATA1和阳极之间的交叠面积，从而增加电容，进一步减小第一数据线 DATA1和第二数据线DATA2之间的RC延迟差。

图8为沿图7中A-A的剖面结构示意图。参见图10，在上述各实施例的基 础上，可选地，第一数据线DATA1的电阻补偿部12与有源层同层设置，可选 地，电阻补偿部包括半导体电阻。其中，与源层中同层设置半导体电阻能够准 确地调整电阻补偿部的电阻值，同时，电阻补偿部可以与晶体管的有源层在同 一工艺步骤中制作完成，有利于节省工艺流程。

在上述各实施例中，示例性地示出了第一数据线DATA1的RC延迟小于第 二数据线DATA2的RC延迟，因此通过设置RC补偿部来增大第一数据线 DATA1的RC延迟，以使第一数据线DATA1的RC延迟和第二数据线DATA2 的RC延迟相同。其并非对本发明的限定，在其他实施例中，还可以在第一数 据线DATA1的RC延迟大于第二数据线DATA2的RC延迟时，通过在第一数 据线DATA1上设置RC补偿部来减小第一数据线DATA1的RC延迟，以使第 一数据线DATA1的RC延迟和第二数据线DATA2的RC延迟相同。

图9为本发明实施例提供的又一种显示面板的结构示意图。参见图9，以 delta像素排布方式为例，第一数据线DATA1向绿色子像素G提供数据信号， 第二数据线DATA2向蓝色子像素B和红色子像素R提供数据信号。第一数据 线DATA1的本体部11与阳极Anode交叠的面积小于第二数据线DATA2与阳 极交叠的面积，因此第一数据线DATA1上的寄生电容C1小于第二数据线 DATA2上的寄生电容C2，若不设置RC补偿部，第一数据线DATA1上的RC 延迟大于第二数据线DATA2上RC延迟。

在本发明的一种实施方式中，可选地，第一数据线DATA1的电阻补偿部1 与阳极Anode不交叠，且第一数据线DATA1的电阻补偿部13的线宽小于第二 数据线DATA2与阳极Anode不交叠部分的线宽。其中，数据线的线宽越小， 其电阻值越大，本发明实施例通过减小第一数据线DATA1部分区域的线宽， 增大了第一数据线DATA1的电阻；同时，电阻补偿部13不与阳极Anode交叠， 从而在不改变第一数据线DATA1上的寄生电容的前提下，减小了第一数据线 DATA1的电阻，减小了第一数据线DATA1的RC延迟，使得第一数据线DATA1 和第二数据线DATA2的RC延迟相同。

需要说明的是，在上述实施例中，示例性地示出了减小第一数据线DATA1 的电阻补偿部13的线宽来减小第一数据线DATA1的电阻的方式，并非对本发 明的限定。在其他实施例中，若第一数据线DATA1的RC延迟大于第二数据线 DATA2的RC延迟，还可以增大第一数据线DATA1的电阻补偿部13的线宽来 减小第一数据线DATA1的电阻。

图10为本发明实施例提供的又一种显示面板的结构示意图。参见图10， 在本发明的一种实施方式中，可选地，与上述实施例不同的是，本发明实施例 设置第二数据线DATA2的本体部21与电阻补偿部23并联连接。第二数据线 DATA2的电阻为其本体部21的电阻与电阻补偿部23的通过电阻公式 1/R2＝1/R21+1/R23得到，其中，R21为本体部21的阻值，R23为电阻补偿部 23的阻值。求得的第二数据线DATA2的电阻小于其本体部21的电阻。即第二 数据线DATA2的电阻补偿部23用于补偿第二数据线DATA2的电阻，减小了 第二数据线DATA2的电阻，减小了第二数据线DATA2的RC延迟，进一步使 得第一数据线DATA1和第二数据线DATA2的RC延迟相同。

本发明实施例还提供了一种显示装置，该显示装置例如可以是手机、平板 电脑、电脑、可穿戴设备、家用电器的显示屏或者电视机等。该显示装置包括 如本发明任意实施例所提供的显示面板，其技术原理和产生的效果类似，不再 赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员 会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进 行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽 然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以 上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例， 而本发明的范围由所附的权利要求范围决定。