一种阶梯栅介质层结构及其制造方法
阅读说明：本技术 一种阶梯栅介质层结构及其制造方法 (Step gate dielectric layer structure and manufacturing method thereof ) 是由 丁文华 习毓 陈骞 单长玲 史瑞 刘�英 于 2021-07-05 设计创作，主要内容包括：一种阶梯栅介质层结构及其制造方法,包括N+衬底、N-外延层、P-body扩散窗口、N-(+JFET)扩散窗口、栅介质层、栅极多晶硅和栅源隔离层；本发明涉及一种提高MOSFET抗单粒子栅穿能力的阶梯栅介质层结构和制造方法,在单元结构中增加N+JFET区,利用硅中掺杂浓度越高则硅表面热氧生长越快这一理论,按栅介质层生长工艺条件,N+JFET区上的栅介质层厚度可以生长到而P-body沟道区的栅介质层厚度则为阶梯结构的栅介质层,沟道区为薄氧,确保器件的总剂量性能不受影响；JFET区为厚氧,提高了栅介质击穿电压,进而提高了器件的抗单粒子栅穿能力。(A step gate dielectric layer structure comprises an N + substrate, an N-epitaxial layer, a P-body diffusion window, and an N +JFET The gate source isolation layer is arranged on the diffusion window; the invention relates to a stepped gate dielectric layer structure for improving the single-particle gate penetration resistance of a MOSFET (metal-oxide-semiconductor field effect transistor) and a manufacturing method thereof The thickness of the gate dielectric layer on the N + JFET area can be grown to The thickness of the gate dielectric layer in the P-body channel region is set to The channel region of the gate dielectric layer with the stepped structure is thin oxygen, so that the total dose performance of the device is not affected; the JFET area is made of thick oxygen, the breakdown voltage of a gate dielectric is improved, and the single-particle-resistant gate penetration capability of the device is further improved.)
技术领域
本发明属于半导体分立器件技术领域，一种阶梯栅介质层结构及其制造方法。
背景技术
宇航级MOSFET应用于空间辐射环境中，会产生总剂量效应和单粒子效应，单粒子效应主要有两种失效机制，单粒子烧毁(Single Event Burnout，缩写SEB)和单粒子栅穿(Single Event Gate rupture，缩写SEGR)，这两种机制都会造成器件不可逆转的失效，影响整个系统的正常工作。其中单粒子栅穿的主要失效机理为：以N沟道MOSFET为例，当高能粒子从器件的栅区入射到器件中时，粒子入射后沿着轨迹在栅介质和半导体材料中产生大量的电子空穴对，在外加电场的作用下，电子被漏极收集，空穴向Si/SiO2界面漂移，聚集在Si/SiO2界面的电荷在栅极感应出相反电荷，电荷和感应电荷构成的电场会增加栅介质电场，达到栅介质击穿电压时，则会引发单粒子栅穿(SEGR)效应。
通常采用的单粒子栅穿加固技术主要是提高栅介质层生长质量和增加栅介质层厚度。增加栅介质层厚度可以提高栅介质击穿电压，从而有效的改善器件的单粒子栅穿效应，但是栅介质厚度的增加却不利于器件的抗总剂量性能，一般控制在之间，MOSFET器件的抗单粒子性能也因此受限。
发明内容
本发明的目的在于提供一种阶梯栅介质层结构及其制造方法，以解决上述问题。
为实现上述目的，本发明采用以下技术方案：
一种阶梯栅介质层结构，包括N+衬底、N-外延层、P-body扩散窗口、N+JFET扩散窗口、栅介质层、栅极多晶硅和栅源隔离层；N-外延层设置在N+衬底上，N-外延层的两侧分别设置有P-body扩散窗口，两个P-body扩散窗口之间设置有N+JFET扩散窗口，P-body扩散窗口和N+JFET扩散窗口上的纵向方向设置有栅介质层，栅介质层上自下而上依次设置有栅极多晶硅和栅源隔离层；栅介质层为阶梯结构。
进一步的，栅介质层设置有源N+扩散窗口和源P+扩散窗口，源N+扩散窗口、源P+扩散窗口和源极金属连接构成源极，栅极金属与栅极多晶硅连接构成栅极，漏极金属与N+衬底连接构成漏极。
进一步的，栅介质层按栅介质层生长工艺条件，栅介质层的厚度分为两部分，N+JFET扩散窗口上的栅介质层厚度为而P-body扩散窗口上的栅介质层厚度为
进一步的，栅介质层长度为4μm～5μm。
进一步的，N+JFET扩散窗口在两个P-body扩散窗口之间，长度为1.2μm～1.6μm；栅极多晶硅的长度为4μm～5μm，厚度为
进一步的，源N+扩散窗口的长度为1.2μm～1.5μm；源P+扩散窗口的长度为2μm～3μm；栅源隔离层的长度为6μm～7μm，厚度为0.8μm～1.2μm；N+衬底尺寸为8μm～10μm；P-body扩散窗口的长度为3.6μm～4μm。
进一步的，一种阶梯栅介质层结构的制造方法，包括以下步骤：
在P-body注入、扩散之后，栅介质层生长之前，N+JFET注入及退火工艺，具体工艺制造流程为：牺牲氧化层生长→P-body区光刻→P-body注入→去胶→P-body扩散→N+JFET区光刻→N+JFET注入→去胶→N+JFET激活→去牺牲氧化层；牺牲氧化层生长之前和去牺牲氧化层之后的工艺制造流程与现有流程一致。
进一步的，N+JFET扩散窗口工艺参数为：注入材料AsH3，注入剂量1e15～1.5e15，注入能量80Kev～90Kev，激活温度850℃～900℃，激活时间10min～15min。
与现有技术相比，本发明有以下技术效果：
本发明涉及一种提高MOSFET抗单粒子栅穿能力的阶梯栅介质层结构和制造方法，在单元结构中增加N+JFET区，利用硅中掺杂浓度越高则硅表面热氧生长越快这一理论，按栅介质层生长工艺条件，N+JFET区上的栅介质层厚度可以生长到而P-body沟道区的栅介质层厚度则为阶梯结构的栅介质层，沟道区为薄氧，确保器件的总剂量性能不受影响；JFET区为厚氧，提高了栅介质击穿电压，进而提高了器件的抗单粒子栅穿能力。
在实际设计和生产中，针对不同单粒子要求的产品，沟道区栅介质层控制在 JFET区栅介质层控制在采用阶梯栅介质层结构和制造方法，对于高压500V的MOSFET，栅偏为零时，单粒子安全电压可以从之前的45％VDS(225V)提高到65％VDS(325V)。
附图说明
图1是本发明结构的单胞示意图；
图2是现有结构的单胞示意图。
其中，1.N+衬底；2.N-外延层；3.P-body扩散窗口；4.N+JFET扩散窗口；5.栅介质层；6.栅极多晶硅；7.源N+扩散窗口；8.源P+扩散窗口；9.栅源隔离层。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
请参阅图1，本发明公开了一种提高MOSFET抗单粒子栅穿能力的阶梯栅介质层结构和制造方法。器件的基本单元结构为条形，包括N+衬底1、N-外延层2、P-body扩散窗口3、N+JFET扩散窗口4、栅介质层5、栅极多晶硅6、源N+扩散窗口7、源P+扩散窗口8和栅源隔离层9，N-外延层2设置在N+衬底1上，N-外延层2的左右两侧设置了器件的单胞主结P-body扩散窗口3，两个P-body扩散窗口3之间设置了N+JFET扩散窗口4，P-body扩散窗口3和N+JFET扩散窗口4上的纵向方向设置了栅介质层5，栅介质层5上依次设置有栅极多晶硅6和栅源隔离层9，栅介质层设置有源N+扩散窗口6和源P+扩散窗口7，源N+扩散窗口6、源P+扩散窗口7和源极金属连接构成源极，栅极金属与栅极多晶硅6连接构成栅极，漏极金属与N+衬底1连接构成漏极。
N+JFET扩散窗口5的工艺制造方法是：在P-body注入、扩散之后，栅介质层生长之前，增加一步N+JFET注入及退火工艺，具体工艺制造流程为：牺牲氧化层生长→P-body区光刻→P-body注入→去胶→P-body扩散→N+JFET区光刻→N+JFET注入→去胶→N+JFET激活→去牺牲氧化层，牺牲氧化层生长之前和去牺牲氧化层之后的工艺制造流程与现有流程一致。
完整的制造工艺流程为：外延片→激光打标→牺牲氧化层生长→场限环光刻→场限环注入→去胶→场限环退火→氧化层去除→场氧生长→场氧光刻+刻蚀→去胶→牺牲氧化层生长→P-body区光刻→P-body注入→去胶→P-body扩散→N+JFET区光刻→N+JFET注入→去胶→N+JFET激活→去牺牲氧化层→栅氧化层生长→多晶硅淀积→多晶硅掺杂→多晶硅光刻+刻蚀→去胶→NSD光刻→NSD注入→去胶→PSD光刻→PSD注入→去胶→DP+光刻→DP+注入→去胶→隔离层淀积→回流→引线孔光刻+刻蚀→去胶→正面金属铝溅射→铝光刻+刻蚀→去胶→钝化层淀积→PAD光刻+刻蚀→去胶→合金→背面减薄→背面金属化→CP测试→入库。
N+JFET扩散窗口4在两个P-body扩散窗口3之，长度为1.2μm～1.6μm，工艺参数为：注入材料AsH3，注入剂量1e15～1.5e15，注入能量80Kev～90Kev，激活温度850℃～900℃，激活时间10min～15min。
栅介质层5为阶梯结构，长度为4μm～5μm，按栅介质层生长工艺条件，栅介质层5的厚度分为两部分，N+JFET扩散窗口4上的栅介质层厚度为而P-body扩散窗口3上的栅介质层厚度为
栅极多晶硅6的长度为4μm～5μm，厚度为
源N+扩散窗口7的长度为1.2μm～1.5μm。
源P+扩散窗口8的长度为2μm～3μm。
栅源隔离层9的长度为6μm～7μm，厚度为0.8μm～1.2μm。
元胞尺寸，即图1中N+衬底1尺寸为8μm～10μm。
P-body扩散窗口3的长度为3.6μm～4μm。
本技术方案以N沟道MOSFET为例，适用于P沟道MOFET。为实现上述目的，本发明专利的单胞结构与图2所示现有单胞结构示意图相比，在两个P-body扩散窗口3之间增加了N+JFET扩散窗口4，N+JFET的注入材料为AsH3，且为重掺杂。栅介质层生长过程中，N+JFET扩散窗口4上的氧化生长速率较快，P-body区为轻掺杂，P-body扩散窗口3上的氧化生长为正常速率，因此形成了阶梯栅介质层结构。N+JFET扩散窗口4上的厚栅介质层，栅介质击穿电压提高，器件的抗单粒子栅穿能力增强，N+JFET扩散窗口4和源N+扩散窗口7之间P-body沟道区上的栅介质层为正常工艺生长厚度，器件的抗总剂量性能不受影响。
图1与现有结构相比，N+JFET扩散窗口4上的栅介质层厚度由原结构的增加到栅介质击穿电压提高，抗单粒子栅穿能力提高。以200V和500V产品为例，本技术方案与现有方案相比，抗单粒子栅穿能力试验数据统计如下表1所示。
表1抗单粒子栅穿能力对比
本发明结构的实现，不需要额外增加工艺设备，和现有抗辐照MOSFET平面工艺兼容，工艺制造过程中，只需要在P-body注入、扩散之后，栅介质层生长之前，增加一步N+JFET注入及退火工艺。设计过程中，需要重点考虑N+JFET的注入窗口尺寸和掺杂浓度，形成的N+JFET扩散窗口应恰好与P-body扩散窗口衔接。本方案得到的阶梯栅介质层结构，可以有效提高MOSFET的抗单粒子栅穿能力。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：垂直双扩散金属氧化物半导体场效应管及制备方法