垂直双扩散金属氧化物半导体场效应管及制备方法
阅读说明：本技术 垂直双扩散金属氧化物半导体场效应管及制备方法 (Vertical double-diffusion metal oxide semiconductor field effect transistor and preparation method thereof ) 是由 刘雯娇 杨世红 于 2021-09-13 设计创作，主要内容包括：本发明公开了一种垂直双扩散金属氧化物半导体场效应管及制备方法,管中,N型埋层层叠于P型衬底的上表面,N型埋层内注入有N型离子,N型外延层层叠于N型埋层的上表面,N型外延层内设有注入P型离子的P阱,P阱包括背栅P区和分压隔离环P区,背栅P区内分别形成有N+接触区,N+接触区注入有N型离子,栅氧化层层叠于N型外延层的上表面,栅氧化层上形成有多晶硅栅极,中间介质层层叠于栅氧化层及多晶硅栅极上,D端接触孔依次穿通中间介质层、栅氧化层、N型外延层及N型埋层,S端接触孔依次穿通中间介质层、栅氧化层及N+接触区,G端接触孔依次穿通中间介质层与多晶硅栅极。(The invention discloses a vertical double-diffusion metal oxide semiconductor field effect transistor and a preparation method thereof, wherein in the transistor, the N-type buried layer is stacked on the upper surface of the P-type substrate, N-type ions are injected into the N-type buried layer, the N-type epitaxial layer is stacked on the upper surface of the N-type buried layer, a P trap into which the P-type ions are injected is arranged in the N-type epitaxial layer, the P trap comprises a back gate P region and a partial pressure isolating ring P region, N + contact regions are formed in the back gate P region respectively, the N-type ions are injected into the N + contact regions, a gate oxide layer is stacked on the upper surface of the N-type epitaxial layer, a polycrystalline silicon gate is formed on the gate oxide layer, an intermediate medium layer is stacked on the gate oxide layer and the polycrystalline silicon gate, a D-end contact hole sequentially penetrates through the intermediate medium layer, the gate oxide layer, the N-type epitaxial layer and the N-type buried layer, an S-end contact hole sequentially penetrates through the intermediate medium layer, the gate oxide layer and the N + contact region, and a G-end contact hole sequentially penetrates through the intermediate medium layer and the polycrystalline silicon gate.)
技术领域
本发明涉及单片集成工艺技术领域，尤其涉及一种垂直双扩散金属氧化物半导体场效应管及制备方法。
背景技术
BCD（BIPOLAR-CMOS-DMOS）集成工艺是一种单片集成工艺技术，将Bipolar（双极晶体管）、CMOS（互补金属氧化物半导体场效应管）和DMOSFET（双扩散金属氧化物半导体场效应管）器件同时制作在同一芯片上。它综合了各自的优点，使其具有各自分立时的良好性能。整合过的BCD 工艺，可大幅降低功率耗损，提高系统性能，节省成本，可靠性更好。其中，DMOSFET器件是由成百上千的单一结构的DMOSFET 单元所组成的。这些单元的数目是根据一个芯片所需要的驱动能力所决定的，DMOSFET的性能直接决定了芯片的驱动能力和芯片面积。DMOSFET的主要技术指标有：耐压、导通电阻、阈值电压等。
DMOSFET主要有两种类型：横向双扩散金属氧化物半导体场效应管LDMOSFET和垂直双扩散金属氧化物半导体场效应管VDMOSFET。BCD中的高压器件常采用的是LDMOSFET，但是，由于LDMOSFET要达到很高的耐压时，结构中需要设计漂移区（漂移区的杂质浓度比较低），使得漏端区占了很大的面积，同时也会造成器件的导通电阻增加。VDMOSFET的耐压非常高，但由于是纵向结构，漏端从背面引出，不适合与平面结构的BCD集成工艺相结合，兼容性较差。
在
背景技术
部分中公开的上述信息仅仅用于增强对本发明背景的理解，因此可能包含不构成本领域普通技术人员公知的现有技术的信息。
发明内容
本发明的目的是提供一种垂直双扩散金属氧化物半导体场效应管及制备方法，克服漏端区占用面积大且导通电阻增加以及兼容平面结构的BCD集成工艺且耐压高。
为了实现上述目的，本发明提供如下技术方案：
本发明的一种垂直双扩散金属氧化物半导体场效应管包括，
P型衬底，
N型埋层，其层叠于所述P型衬底的上表面，所述N型埋层内注入有N型离子，
N型外延层，其层叠于所述N型埋层的上表面，所述N型外延层内设有注入P型离子的P阱，所述P阱包括背栅P区和分压隔离环P区，所述背栅P区内分别形成有N+接触区，所述N+接触区注入有N型离子，
栅氧化层，其层叠于所述N型外延层的上表面，所述栅氧化层上形成有多晶硅栅极，
中间介质层，其层叠于所述栅氧化层及多晶硅栅极上，
D端接触孔，其依次穿通中间介质层、栅氧化层、N型外延层及N型埋层，
S端接触孔，其依次穿通中间介质层、栅氧化层及N+接触区，
G端接触孔，其依次穿通中间介质层与多晶硅栅极。
所述的一种垂直双扩散金属氧化物半导体场效应管中，所述D端接触孔、S端接触孔和G端接触孔内填充有填充物。
所述的一种垂直双扩散金属氧化物半导体场效应管中，所述填充物包括Ti、TiN和金属钨。
所述的一种垂直双扩散金属氧化物半导体场效应管中，所述背栅P区和分压隔离环P区均至少为一个，所述D端接触孔和S端接触孔均至少为一个，G端接触孔至少为一个。
所述的一种垂直双扩散金属氧化物半导体场效应管中，所述D端接触孔为沟槽型接触孔。
一种所述垂直双扩散金属氧化物半导体场效应管的制备方法包括以下步骤，
步骤S1、选取晶向为<100>的P型衬底，在P型衬底的上表面涂覆光刻胶，采用N型埋层的光罩或光刻板在光刻胶上限定N型埋层的NBL区域，通过曝光和显影形成NBL区域并在所述NBL区域进行N型离子注入形成N型埋层区域；
步骤S2、对所述N型埋层区域进行1000~1150℃的高温炉管推结以形成N型埋层，在所述N型埋层的上表面采用气相外延工艺生长5~6μm的N型外延层；
步骤S3、采用干-湿-干氧化工艺在N型外延层的上表面生长500~600埃的栅氧化层，采用低压化学气相淀积工艺淀积多晶硅，以在栅氧化层上淀积3500~4500埃的多晶硅层；
步骤S4、在所述多晶硅层上涂覆光刻胶，采用P阱的光罩或光刻板在光刻胶上限定P阱离子注入区域，通过曝光和显影同时形成包括背栅P区和分压隔离环P区的P阱离子注入区域；
步骤S5、利用干法刻蚀去除P阱离子注入区域的多晶硅，并对P阱进行离子注入，注入的斜角角度为35~45度，并用浓硫酸和双氧水混合液去除多晶硅层上剩余的光刻胶形成P阱，所述P阱包括背栅P区和分压隔离环P区；
步骤S6、在多晶硅层及P阱涂覆光刻胶，并采用栅极光罩或光刻板在光刻胶上限定栅极区域，通过曝光和显影形成栅极区域；
步骤S7、利用干法刻蚀工艺去除栅极区域以外的多晶硅，并利用浓硫酸和双氧水混合液去除栅极区域上的光刻胶以形成多晶硅栅极；
步骤S8、在多晶硅栅极及栅氧化层上涂覆光刻胶，采用N+光罩或光刻板在光刻胶上限定N+区域，通过曝光和显影在背栅P区形成N+区域；
步骤S9、在N+区域进行N+注入形成N+接触区，利用浓硫酸和双氧水混合液去除多晶硅栅极及栅氧化层上的光刻胶，并在所述多晶硅栅极及栅氧化层上化学气相淀积工艺形成中间介质层；
步骤S10、在中间介质层上涂覆光刻胶，用D端接触孔的光罩或光刻板在光刻胶上限定D端接触孔区域，通过曝光和显影形成D端接触孔区域；
步骤S11、对D端接触孔区域采用干法刻蚀形成D端接触孔，所述D端接触孔是一种沟槽结构，沟槽与N型埋层连通，采用金属有机化合物化学气相沉淀工艺依次淀积一层Ti和TiN金属作为阻挡层以及再利用化学气相沉积工艺淀积金属钨填充D端接触孔；
步骤S12、在中间介质层和D端接触孔上涂覆光刻胶，采用接触孔的光罩或光刻板在光刻胶上限定G端接触孔区域和S端接触孔区域，通过曝光和显影形成G端接触孔区域和S端接触孔区域，对G端接触孔区域和S端接触孔区域采用干法刻蚀形成G端接触孔和S端接触孔，并采用金属有机化合物化学气相沉淀工艺依次淀积一层Ti和TiN金属作为阻挡层以及再利用化学气相沉积工艺淀积金属钨填充G端接触孔和S端接触孔。
所述一种制备方法中， N型埋层注入离子为砷或者锑，注入能量为80~100KeV，注入剂量为8E15~9.5E15cm-2。
所述一种制备方法中， P阱注入离子为硼离子且采用四次旋转注入，注入能量为40~55KeV，注入剂量为2.5E13~3E13cm-2。
所述一种制备方法中， N+接触区的注入离子为As，注入能量为70~80KeV，注入剂量为7.5E15~8E15cm-2。
所述一种制备方法中，中间介质层包括无掺杂的硅玻璃和含有硼磷的硅玻璃，两者均采用化学气相淀积工艺形成，其中，淀积无掺杂的硅玻璃的厚度为1500~2000埃，淀积含有硼磷的硅玻璃的厚度为7000~8000埃。
在上述技术方案中，本发明提供的一种垂直双扩散金属氧化物半导体场效应管及制备方法，具有以下有益效果：本发明解决VDMOSFET和传统BCD集成工艺兼容的问题，漏端是BCD工艺中的N型埋层，通过沟槽型的接触孔将其从正面引出。在相同耐压下，此结构不仅可以减小芯片面积，提高芯片利用率，同时还可减小导通电阻。另外，此结构的工艺需要增加沟槽工艺来实现漏端接触孔，此工艺相对简单，不会增加工艺的难度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管的结构示意图；
图2是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图3（A）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图3（B）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图4是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图5是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图6是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图7是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图8（A）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图8（B）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图8（C）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图9是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图10（A）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图10（B）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图11是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图12（A）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图12（B）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图12（C）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图13是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图14（A）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图14（B）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图15是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图16（A）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图16（B）是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图；
图17是本发明一个实施例的垂直双扩散金属氧化物半导体场效应管制备方法的结构示意图。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图1至图17，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
为了使本领域的技术人员更好地理解本发明的技术方案，下面将结合附图对本发明作进一步的详细介绍。
在一个实施例中，如图1所示，一种垂直双扩散金属氧化物半导体场效应管包括，
P型衬底1，
N型埋层4，其层叠于所述P型衬底1的上表面，所述N型埋层4内注入有N型离子，
N型外延层5，其层叠于所述N型埋层4的上表面，所述N型外延层5内设有注入P型离子的P阱，所述P阱包括背栅P区8和分压隔离环P区9，所述背栅P区8内分别形成有N+接触区10，所述N+接触区10注入有N型离子，
栅氧化层6，其层叠于所述N型外延层5的上表面，所述栅氧化层6上形成有多晶硅栅极7，
中间介质层11，其层叠于所述栅氧化层6及多晶硅栅极7上，
D端接触孔12，其依次穿通中间介质层11、栅氧化层6、N型外延层5及N型埋层4，
S端接触孔14，其依次穿通中间介质层11、栅氧化层6及N+接触区10，
G端接触孔13，其依次穿通中间介质层11与多晶硅栅极7。
所述的一种垂直双扩散金属氧化物半导体场效应管的优选实施例中，所述D端接触孔12、S端接触孔14和G端接触孔13内填充有填充物。
所述的一种垂直双扩散金属氧化物半导体场效应管的优选实施例中，所述填充物包括Ti、TiN和金属钨。
所述的一种垂直双扩散金属氧化物半导体场效应管的优选实施例中，所述背栅P区8和分压隔离环P区9均至少为一个，所述D端接触孔12和S端接触孔14均至少为一个，G端接触孔13至少为一个。
所述的一种垂直双扩散金属氧化物半导体场效应管的优选实施例中，所述D端接触孔12为沟槽型接触孔。
所述的一种垂直双扩散金属氧化物半导体场效应管的优选实施例中，所述N型埋层4为漏端，其经由所述D端接触孔12从所述N型埋层4的上表面引出。
本发明的隔离区可以是与BCD中CMOS器件兼容的局部场氧隔离LOCOS（鸟嘴），也可以是与DMOSFET器件兼容的P型离子注入的分压环隔离，在一个实施例中，采用分压环作为隔离区，此分压环的个数以及分压环间距可根据DMOSFET器件的耐压进行设计。在一个实施例中，P型分压环隔离与其他器件进行隔离。
在一个实施例中，如图1所示，垂直DMOSFET中，以两个并联的NMOS（N型金属氧化物半导体场效应管）结构为例，包括P型衬底1，P型衬底1上依次形成有N型埋层4、N型外延层5和栅氧化层6，N型埋层4内注入有N型离子；N型外延层5内形成有P阱，P阱包括两个背栅P区8和两个分压隔离环P区9，P阱内注入有P型离子；栅氧化层6上形成有多晶硅栅极7，两个背栅P区8内分别形成有N+接触区10，N+接触区10注入有N型离子；栅氧化层6及多晶硅栅极7上形成有中间介质层11；两个D端接触孔12穿通中间介质层11、栅氧化层6、N型外延层5及N型埋层4；两个D端接触孔12填充有填充物（Ti、TiN和金属钨），两个S端接触孔14穿通栅氧化层6、中间介质层11及N+接触区10；G端接触孔13穿通中间介质层11与多晶硅栅极7，G端接触孔13和两个S端接触孔14内填充有填充物（Ti、TiN和金属钨）。
如图2-图17所示，一种所述垂直双扩散金属氧化物半导体场效应管的制备方法，以两个并联的NMOS（N型金属氧化物半导体场效应管）结构为例，包括以下步骤：
步骤S1、选取晶向为<100>的P型衬底1，在P型衬底1的上表面涂覆光刻胶，采用N型埋层4的光罩或光刻板在光刻胶上限定N型埋层4的NBL区域，通过曝光和显影形成NBL区域并在所述NBL区域进行N型离子注入形成N型埋层区域；
步骤S2、对所述N型埋层区域进行1000~1150℃的高温炉管推结以形成N型埋层4，在所述N型埋层4的上表面采用气相外延工艺生长5~6μm的N型外延层5；
步骤S3、采用干-湿-干氧化工艺在N型外延层5的上表面生长500~600埃的栅氧化层6，采用低压化学气相淀积工艺淀积多晶硅，在栅氧化层6上淀积3500~4500埃的多晶硅层7A；
步骤S4、在所述多晶硅层7A上涂覆光刻胶，采用P阱的光罩或光刻板在光刻胶上限定P阱离子注入区域，通过曝光和显影同时形成包括背栅P区8和分压隔离环P区9的P阱离子注入区域；
步骤S5、利用干法刻蚀去除P阱离子注入区域的多晶硅，并对P阱进行离子注入，注入的斜角角度为35~45度，并用浓硫酸和双氧水混合液去除多晶硅层7A上剩余的光刻胶形成P阱，所述P阱包括两个背栅P区8和两个分压隔离环P区9；
步骤S6、在多晶硅层7A及P阱涂覆光刻胶，栅极光罩或光刻板在光刻胶上限定栅极区域，通过曝光和显影形成栅极区域；
步骤S7、利用干法刻蚀工艺去除栅极区域以外的多晶硅，并利用浓硫酸和双氧水混合液去除栅极区域上的光刻胶以形成多晶硅栅极7；
步骤S8、在多晶硅栅极7及栅氧化层6上涂覆光刻胶，采用N+光罩或光刻板在光刻胶上限定N+区域，通过曝光和显影在背栅P区8形成N+区域；
步骤S9、在N+区域进行N+注入形成N+接触区10，利用浓硫酸和双氧水混合液去除多晶硅栅极7及栅氧化层6上的光刻胶，并在所述多晶硅栅极7及栅氧化层6上化学气相淀积工艺形成中间介质层11；
步骤S10、在中间介质层11上涂覆光刻胶，用D端接触孔12的光罩或光刻板在光刻胶上限定D端接触孔区域，通过曝光和显影形成D端接触孔区域；
步骤S11、对D端接触孔区域采用干法刻蚀形成两个D端接触孔12，所述D端接触孔12是一种沟槽结构，沟槽与N型埋层4连通，采用金属有机化合物化学气相沉淀工艺依次淀积一层Ti和TiN金属作为阻挡层以及再利用化学气相沉积工艺淀积金属钨填充D端接触孔12；
步骤S12、在中间介质层11和D端接触孔12上涂覆光刻胶，采用接触孔的光罩或光刻板在光刻胶上限定G端接触孔13区域和S端接触孔14区域，通过曝光和显影形成G端接触孔区域和S端接触孔区域，对G端接触孔区域和S端接触孔区域采用干法刻蚀形成G端接触孔13和S端接触孔14，采用金属有机化合物化学气相沉淀工艺依次淀积一层Ti和TiN金属作为阻挡层以及再利用化学气相沉积工艺淀积金属钨填充G端接触孔13和S端接触孔14。
所述一种制备方法的优选实施方式中， N型埋层4注入离子为砷或者锑，注入能量为80~100KeV，注入剂量为8E15~9.5E15cm-2。
所述一种制备方法的优选实施方式中， P阱注入离子为硼离子且采用四次旋转注入，注入能量为40~55KeV，注入剂量为2.5E13~3E13cm-2。
所述一种制备方法的优选实施方式中， N+接触区10的注入离子为As，注入能量为70~80KeV，注入剂量为7.5E15~8E15cm-2。
所述一种制备方法的优选实施方式中，中间介质层11包括无掺杂的硅玻璃和含有硼磷的硅玻璃，两者均采用化学气相淀积工艺形成，其中，淀积无掺杂的硅玻璃的厚度为1500~2000埃，淀积含有硼磷的硅玻璃的厚度为7000~8000埃。
在一个实施例中，垂直双扩散金属氧化物半导体场效应管DMOSFET的制备方法如下：
如图2所示，选取晶向为<100>的P型衬底1；
图3（A）、图3（B）则分别示意了N型埋层光刻工艺和N型埋层离子注入工艺；其中，
如图3（A）所示，在P型衬底1上涂覆光刻胶2，采用N型埋层的光罩（或光刻板）3在光刻胶2上定义出N型埋层的NBL区域，通过曝光和显影形成N型埋层的NBL区域；
如图3（B）所示，对此区域进行N型离子注入形成N型埋层区域，注入离子可为砷或者锑，注入能量为80~100KeV，注入剂量为8E15~9.5E15cm-2；
如图4所示，对N型埋层区域进行1000~1150℃的高温炉管推结，形成N型埋层（NBL）4；这使得本发明能够与BCD集成工艺兼容；
如图5所示，在所述N型埋层4的上表面上采用气相外延工艺，生长5~6um的N型外延层（N-EPI）5；
如图6所示，采用干-湿-干氧化工艺，在N型外延层5上生长500~600埃的栅氧化层6；
如图7所示，采用LPCVD（低压化学气相淀积工艺）淀积多晶硅，在栅氧化层6上淀积3500~4500埃的多晶硅层7A；
如图8（A）所示，在多晶硅层7A上涂覆光刻胶2，采用P阱的光罩（或光刻板）3在光刻胶上2定义出P阱离子注入区域，通过曝光和显影形成P阱离子注入区域， P阱包括背栅P区和分压隔离环P区，两者的工艺一致，同时形成；
如图8（B）所示，采用干法刻蚀去除P阱离子注入区域的多晶硅，并采用自对准大角度的注入工艺对P阱进行离子注入；
P阱注入角度及注入剂量均可与BCD 工艺相兼容，且注入的斜角角度为35~45度，可采用四次旋转注入，确保P阱的注入位置准确。结合图8（C）所示，P阱注入离子为硼离子，注入能量为40~55KeV，注入剂量为2.5E13~3E13cm-2；
如图9所示，用浓硫酸和双氧水混合液去除多晶硅层7A上剩余的光刻胶，形成P阱，即背栅P区8和分压隔离环P区9；这使得本发明能够保证后续工艺中光刻胶厚度准确；
如图10（A）所示，给多晶硅层7A及P阱中的P区8和P区9上涂覆光刻胶2，保证光刻胶表面平整，厚度达到工艺要求；用栅极光罩（或光刻板）3在光刻胶2上定义出栅极区域，通过曝光和显影形成栅极区域；
如图10（B）所示，采用干法刻蚀工艺去除栅极区域以外的多晶硅；
如图11所示，用浓硫酸和双氧水混合液去除栅极区域上的光刻胶，形成多晶硅栅极7；
如图12（A）所示，在多晶硅栅极7及栅氧化层6上涂覆光刻胶2，用N+光罩（光刻板）3定义N+区域，通过曝光和显影在背栅P区形成N+区域；在N+区域进行N+（重掺杂N型离子）注入，形成N+接触区10；
如图12（B）所示，进一步进行N+离子注入工艺，其注入离子为As，注入能量为70~80KeV，注入剂量为7.5E15~8E15cm-2，与BCD集成工艺兼容；
如图12（C）所示，用浓硫酸和双氧水混合液去除多晶硅栅极7及栅氧化层6上的光刻胶2；
如图13所示，其示意了形成中间介质层（ILD）11；其中，中间介质层11由USG（无掺杂的硅玻璃）和BPSG（含有硼磷的硅玻璃）两种材料组成，两者均采用化学气相淀积工艺形成，淀积USG的厚度约1500~2000埃，淀积BPSG的厚度约7000~8000埃；
如图14（A）所示，在中间介质层（ILD）11上涂覆光刻胶2，用D端接触孔的光罩（或光刻板）3在光刻胶2上定义出D端的接触孔区域，通过曝光和显影形成D端的接触孔区域；
如图14（B）所示，对D端的接触孔区域采用干法刻蚀形成两个D端接触孔12，该D端接触孔是一种沟槽结构，沟槽的深度为6.5~8μm，要求沟槽的过刻量为15%~25%，保证此沟槽与N型埋层（NBL）4连通；
如图15所示，对D端接触孔12填充，采用MOCVD（金属有机化合物化学气相沉淀工艺）依次淀积一层Ti（厚度约350~450埃）和TiN（厚度约500~600埃）金属作为阻挡层，再利用CVD（化学气相沉积工艺）淀积金属钨，厚度与D端接触孔沟槽深度基本一致；
如图16（A）所示，在中间介质层ILD11和D端接触孔12上涂覆光刻胶2，采用CT（接触孔）的光罩（或光刻板）3在光刻胶2上定义出G端接触孔区域和S端接触孔区域，通过曝光和显影形成G端接触孔区域和S端接触孔区域；
如图16（B）所示，对G端接触孔区域和S端接触孔区域采用干法刻蚀形成G端接触孔13和S端接触孔14；
如图17所示，对G端接触孔13和S端接触孔14填充，采用MOCVD（金属有机化合物化学气相沉淀工艺）依次淀积一层Ti（厚度约350~450埃）和TiN（厚度约500~600埃）金属作为阻挡层，再利用CVD（化学气相沉积工艺）淀积金属钨，厚度为3000~4000埃；
后续的工艺为常规的后端工艺，如金属层淀积、光刻和刻蚀，金属层钝化，合金等。最终得到垂直DMOSFET结构。
最后应该说明的是：所描述的实施例仅是本申请一部分实施例，而不是全部的实施例，基于本申请中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
以上只通过说明的方式描述了本发明的某些示范性实施例，毋庸置疑，对于本领域的普通技术人员，在不偏离本发明的精神和范围的情况下，可以用各种不同的方式对所描述的实施例进行修正。因此，上述附图和描述在本质上是说明性的，不应理解为对本发明权利要求保护范围的限制。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种短沟道ZnO薄膜晶体管及其制备方法