阅读说明：本技术 一种脉冲计数测频方法及装置 (Pulse counting frequency measurement method and device ) 是由 李忠柱 徐卫峰 臧峰 牛洪海 于 2019-03-22 设计创作，主要内容包括：本发明公开了一种脉冲计数测频方法及装置,使用FPGA对经过过滤和整形的脉冲进行过滤非法脉冲处理获取正常脉冲,并对正常脉冲进行脉冲累加,将累加的脉冲量信号打上时标送入MCU,使用移动时间窗法进行脉冲测频；采用FPGA和MCU的硬件组合方案,根据移动时间窗法计算脉冲频率,有效保证脉冲计数和测频的精度,测量装置简单,具有广泛的应用价值。(The invention discloses a pulse counting and frequency measuring method and a device, wherein an FPGA is used for filtering illegal pulses of filtered and shaped pulses to obtain normal pulses, the normal pulses are accumulated, accumulated pulse quantity signals are marked with time marks and sent to an MCU, and a moving time window method is used for pulse frequency measurement; the pulse frequency is calculated according to a moving time window method by adopting a hardware combination scheme of the FPGA and the MCU, the precision of pulse counting and frequency measurement is effectively ensured, and the measuring device is simple and has wide application value.)

一种脉冲计数测频方法及装置

技术领域

本发明涉及一种脉冲计数测频方法及装置，属于工业过程控制自动化技术领域。

背景技术

工业过程控制自动化技术领域广泛存在的电机转速、编码器位移检测等需要进行脉冲计数及测频，现有技术中对脉冲计数和测频存在实时性差和计算精度低的缺点。

发明内容

本发明的目的在于提供一种脉冲计数测频方法及装置，以解决现有技术中导致的上述多项缺陷或缺陷之一。

为达到上述目的，本发明是采用下述技术方案实现的：

第一方面，本发明提供了一种脉冲计数测频方法，计数测频方法包括如下步骤：

对脉冲信号进行隔离和整形；

过滤脉宽超出设定测量范围的非法脉冲；

对脉冲进行累加，获取累加的脉冲量，给累加的脉冲量信号打上时标；

根据移动时间窗法和打上时标的脉冲量信号计算脉冲的频率。

进一步的，根据移动时间窗法计算脉冲频率的方法包括根据频率测量范围制定时间窗和步长；

当脉冲量的变化为零且保持变化量为零的状态时间超过设定时间时，脉冲计数值清零。

另一方面，本发明还提供了一种脉冲计数测频装置，装置包括：

脉冲处理模块：用于对脉冲进行累加，获取累加的脉冲量，给累加的脉冲量信号打上时标；

数据处理模块：用于根据移动时间窗法和打上时标的脉冲量信号计算脉冲的频率。

优选的，脉冲处理模块通过FPGA实现。

优选的，数据处理模块通过微处理器实现，所述微处理器包括MCU。

进一步的，装置还包括用于对脉冲信号进行隔离的脉冲隔离模块和用于对脉冲信号进行整形的脉冲整形模块。

进一步的，装置还包括用于过滤脉宽超出设定测量范围的非法脉冲的过滤模块。

本发明提供的一种脉冲计数测频方法及装置，使用脉冲处理模块过滤脉宽超出测量范围的非法脉冲，获取正常脉冲，并对正常脉冲进行累加，给累加的脉冲量信号打上时标送入数据处理模块，使用移动时间窗法进行脉冲测频，采用脉冲处理模块和数据处理模块的硬件组合方案，使用移动时间窗法计算脉冲频率，有效保证脉冲计数和测频的精度，保障了脉冲测频的频率范围，使用本发明提供的脉冲计数测频的测量装置简单，具有广泛的应用价值。

附图说明

图1是根据本发明实施例提供的一种脉冲计数测频装置的连接示意图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

使用编码器产生计数脉冲，将脉冲信号送入高速光耦隔离器，参照图1，脉冲经过高速光耦隔离器进行信号隔离，经过信号隔离的脉冲信号依次通过电压跟随器、迟滞比较器和MOS进行脉冲信号跟随、比较、整形，转换成高低电平进入FPGA，通过上述步骤完成对脉冲信号的隔离和整形。

经过脉冲隔离和整形的脉冲信号传入FPGA进行脉冲处理：

FPGA对经过隔离和整形的脉冲信号进行捕捉，过滤脉宽超出设定测量范围的非法脉冲，获取正常脉冲：在一个实施例中，设定的脉冲的频率测量范围为0-100KHz，脉冲的频率测量范围由FPGA的性能决定，占空比为50%，因此脉宽小于2μs的脉冲超出设定测量范围，脉宽小于2μs的脉冲被认为是非法脉冲；FPGA过滤脉宽小于2μs的脉冲，获取正常脉冲；根据实施例中使用的FPGA的参数设定，脉冲量最高变位高电平门槛为15V，返回低电平门槛约为5.2V，通过上述步骤过滤非法脉冲，完成对脉冲信号的筛选；

FPGA对进行筛选后的正常脉冲进行累加，获取累加的脉冲量，并对累加的脉冲量信号打上时标，时标以FPGA的时钟为基准，保证计数和时间的数据界面统一和匹配。

将累加的脉冲量和相应的时钟同时传送至MCU进行数据处理：

MCU接收到FPGA传送的打上时标的脉冲量信号，在计数模式下，直接将通过FPGA对脉冲进行累加获取的脉冲数作为脉冲的计数值；

MCU在测频模式下根据移动时间窗法计算脉冲的频率：

使用移动时间窗法计算脉冲频率时，通过模式匹配的测频精度的改进方法，指定时间窗和步长，应当清楚的是，步长对应的是移动时间窗的间隔时间，根据频率测量范围将频率分为高频段段、中频段、低频段，根据不同的频段分别指定时间窗和步长，时间窗和步长的关系符合：时间窗大于步长，低频时间窗大于中频时间窗大于高频时间窗，低频步长大于中频步长大于高频步长；

根据移动时间窗法获取某个时间窗内的脉冲数，根据该时间窗和该时间窗内的脉冲数，计算脉冲频率；

MCU检测到脉冲量的变化为零且保持变化量为零的状态时间超过2s时，脉冲计数值清零，表示目前没有脉冲量输入。

将MCU计算的脉冲数和频率传入数据接收装置进行存储。

使用本发明实施例提供的脉冲计数测频装置和上述脉冲计数测频方法可同时对8路脉冲信号进行计数和测频，节约了硬件成本；脉冲频率测量范围达到0-100KHz，测量精度小于0.1%。

本发明实施例提供的一种脉冲计数测频方法及装置，使用FPGA对经过过滤和整形的脉冲进行过滤非法脉冲处理，获取正常脉冲，并对正常脉冲进行脉冲累加，获取累加的脉冲量，将累加的脉冲量信号打上时钟送入MCU，使用移动时间窗法进行脉冲测频；采用FPGA和MCU的硬件组合方案，使用移动时间窗法计算脉冲频率，有效保证脉冲计数和测频的精度，保障了脉冲测频的频率范围，测量装置简单，具有广泛的应用价值。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，例如，使用本发明提供的脉冲计数测频方法和装置进行脉冲计数和测频，可以同时对包括但不限于8路的多路脉冲信号进行测量，对脉冲信号进行处理的装置包括但不限于FPGA，对数据进行处理的装置包括但不限于MCU；这些改进和变形也应视为本发明的保护范围。