阅读说明：本技术 时钟模型实现方法、装置、计算机设备及存储介质 (Clock model implementation method and device, computer equipment and storage medium ) 是由 陈明园 甘金涛 彭杨群 刘鑫 李晋华 于 2020-06-24 设计创作，主要内容包括：本发明涉及时钟模型实现方法、装置、计算机设备及存储介质,该方法包括设置用于生成时钟的时钟生成组件；获取测试用例；根据测试用例生成时钟生成方式,并加入至时钟生成组件中,以由时钟生成组件生成对应的时钟；通过接口方式传输时钟至验证环境顶层,并采用时钟与待验证模块进行时钟验证。本发明通过将时钟生成组件独立于验证环境顶层,根据测试用例生成对应的时钟生成方式,并由时钟生成组件采用回调机制调取时钟生成方式并生成对应的时钟,再利用接口传输至验证环境顶层进行待验证模块的时钟验证,实现简化了验证环境顶层代码维护,对时钟场景可控,也更加灵活,维护起来也更清晰。(The invention relates to a clock model realization method, a device, computer equipment and a storage medium, wherein the method comprises the steps of setting a clock generation component for generating a clock; obtaining a test case; generating a clock generation mode according to the test case, adding the clock generation mode into a clock generation component, and generating a corresponding clock by the clock generation component; and transmitting the clock to the top layer of the verification environment in an interface mode, and performing clock verification by adopting the clock and the module to be verified. According to the invention, the clock generation component is independent from the verification environment top layer, the corresponding clock generation mode is generated according to the test case, the clock generation component calls the clock generation mode by adopting a callback mechanism and generates the corresponding clock, and then the clock generation mode is transmitted to the verification environment top layer by utilizing the interface to perform clock verification of the module to be verified, so that the verification environment top layer code maintenance is simplified, the clock scene is controllable, the clock scene is more flexible, and the maintenance is clearer.)

时钟模型实现方法、装置、计算机设备及存储介质

技术领域

本发明涉及时钟生成方法，更具体地说是指时钟模型实现方法、装置、计算机设备及存储介质。

背景技术

在芯片的模块级验证过程中，时钟信号通常由验证环境产生，并非使用真实的PLL(锁相环，Phase Locked Loop)，一者可以免去PLL的配置过程；二来由于是模块级验证，只关心模块本身功能正确性，可以不关心系统级PLL是否能正常工作。一般模块级验证环境都是在验证环境顶层实现时钟产生功能，常使用verilog或system verilog的过程性语句initial和always语法来产生。通过这种方式产生的时钟往往灵活性较差，很难直接胜任各种不同时钟频率的场景需求；另外，由于时钟场景很多，所有场景都在一个文件中维护会造成使用场景不清晰。

以某模块验证为例，该模块有多个时钟，且这些时钟都是异步关系，时钟频率完全独立，为了验证各个时钟频率之间的信号交互逻辑，需要对这些时钟的频率进行完全随机快慢组合；又比如在某些测试场景中，需要固定某一种时钟频率，而另外的时钟则需要随机，或者需要固定某两种时钟频率等；又比如需要模拟时钟抖动，占空比不确定等。时钟的种类很多，如果要将每一种场景都写入验证环境顶层中，通过宏的方式选择需要的时钟场景，就需要在验证环境顶层中准备所有可能场景供选择，维护不方便。更重要的是，如果时钟需要根据测试用例动态变动，采用通过测试用例传递变量到验证环境顶层修改将很不灵活，很难完全模拟测试用例想要的时钟状态。

如图1所示为传统的验证示意图，整个平台称为ENV，内部含有TB_TOP，UVM(通用验证方法学，Universal Verification Methodology)组件，测试用例三个部分，其中TB_TOP内部含有clk_gen和DUT，其中DUT为待测试模块，clk_gen为时钟产生部分，用来产生各类所需的时钟。在传统的验证示意图中，不同的测试用例需要不同的时钟场景时，只能在clk_gen中进行添加和修改，一般可用宏的方式进行区分时钟场景，不同的测试用例打开不同的宏。使用这种方式会随着时钟场景的增加而使得clk_gen复杂化，需要维护的时钟场景会不够清晰；另外，由于测试用例与clk_gen完全独立，所以如果要实现随测试用例而动态变化的时钟场景，则需要通过信号传递，在测试用例和clk_gen之间采用握手等方法才能实现，比较麻烦，且不够灵活。

因此，有必要设计一种新的方法，实现简化了验证环境顶层代码维护，对时钟场景可控，也更加灵活，维护起来也更清晰。

发明内容

本发明的目的在于克服现有技术的缺陷，提供时钟模型实现方法、装置、计算机设备及存储介质。

为实现上述目的，本发明采用以下技术方案：时钟模型实现方法，包括：

设置用于生成时钟的时钟生成组件；

获取测试用例；

根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；

通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。

其进一步技术方案为：所述时钟生成组件是采用类的方式编写且使用回调机制搭建主体部分的时钟模型。

其进一步技术方案为：所述时钟生成组件独立于验证环境顶层。

其进一步技术方案为：所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟，包括：

根据所述测试用例生成具体类型的时钟生成方式，并采用回调机制加入至时钟生成组件中，以由时钟生成组件根据时钟生成方式生成具体的时钟。

其进一步技术方案为：所述通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证之后，还包括：

判断是否需要修改时钟场景；

若需要修改时钟场景，则修改测试用例，并执行所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟。

其进一步技术方案为：所述判断是否需要修改时钟场景之后，还包括：

若不需要修改时钟场景，则进入结束步骤。

其进一步技术方案为：所述时钟生成组件设置于UVM组件中。

本发明还提供了时钟模型实现装置，包括：

组件设置单元，用于设置用于生成时钟的时钟生成组件；

用例获取单元，用于获取测试用例；

时钟生成单元，用于根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；

验证单元，用于通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。

本发明还提供了一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现上述的方法。

本发明还提供了一种存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现上述的方法。

本发明与现有技术相比的有益效果是：本发明通过将时钟生成组件独立于验证环境顶层，根据测试用例生成对应的时钟生成方式，并由时钟生成组件采用回调机制调取时钟生成方式并生成对应的时钟，再利用接口传输至验证环境顶层进行待验证模块的时钟验证，实现简化了验证环境顶层代码维护，对时钟场景可控，也更加灵活，维护起来也更清晰。

下面结合附图和具体实施例对本发明作进一步描述。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的验证示意图；

图2为本发明实施例提供的时钟模型实现方法的流程示意图；

图3为本发明实施例提供的时钟模型实现方法的验证示意图；

图4为本发明另一实施例提供的时钟模型实现方法的流程示意图；

图5为本发明实施例提供的时钟模型实现装置的示意性框图；

图6为本发明另一实施例提供的时钟模型实现装置的示意性框图；

图7为本发明实施例提供的计算机设备的示意性框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

请参阅图2，图2为本发明实施例提供的时钟模型实现方法的示意性流程图。该时钟模型实现方法应用于带有芯片的控制器中。

图2是本发明实施例提供的时钟模型实现方法的流程示意图。如图2所示，该方法包括以下步骤S110至S140。

S110、设置用于生成时钟的时钟生成组件。

在本实施例中，时钟生成组件是用于生成不同验证场景的时钟，且该时钟生成组件在生成时钟时依据测试用例所输入的时钟生成方式生成时钟。

具体地，所述时钟生成组件是采用类的方式编写且使用回调机制搭建主体部分的时钟模型。

具体地，所述时钟生成组件独立于验证环境顶层。

将时钟生成从验证环境顶层独立出来，成为一种时钟模型，由该模型产生出时钟然后引入到验证环境顶层，所有时钟场景在时钟模型中实现。如此，解放了验证环境顶层对复杂时钟的代码维护。而时钟模型内部并不会将所有时钟场景都进行编写，可以由测试用例根据需求自由编写，然后加入到时钟模型内部进行实现。为了减少代码的维护，要求时钟模型结构不会随着测试用例对时钟场景的需求而改变。时钟模型一旦固定，便不需要再增加代码。所有的时钟直接与测试用例相关，由测试用例直接编写时钟场景，而不是由验证环境顶层编写，从而对时钟场景可控，也更加灵活，维护起来也更清晰。

S120、获取测试用例。

在本实施例中，测试用例是指根据实际情况由负责人实时输入的例子。

S130、根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟。

在本实施例中，时钟生成方式是指时钟生成场景所对应的时钟生成方法。

具体地，根据所述测试用例生成具体类型的时钟生成方式，并采用回调机制加入至时钟生成组件中，以由时钟生成组件根据时钟生成方式生成具体的时钟。

S140、通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。

在本实施例中，将时钟生成组件独立于验证环境顶层，将时钟生成组件生成的时钟以接口传输的方式传输至验证环境顶层，与待验证模型结合后进行时钟验证。时钟生成组件设置在UVM组件上，使用UVM验证方法学来实现，既能随机产生不同频率的时钟，也能根据特定场景需求产生符合场景的时钟；待验证模块需要使用时钟。

其中，请参阅图3，图中的interface表示将时钟生成组件产生的时钟通过接口方式，引入到验证环境顶层TB_TOP，供验证环境顶层TB_TOP使用；时钟生成组件采用类的方式编写，其内部时钟生成的主体部分使用回调callback机制实现，便于在测试用例中根据具体场景，产生对应时钟；测试用例内部同样使用回调机制实现，根据测试用例需要，产生具体类型的时钟，然后使用回调将该时钟生成方式加入到时钟生成组件中。因为通过回调方式，时钟产生源来自于具体的测试用例，时钟生成组件的代码在不同时钟场景的时候都不用进行修改，所以维护起来更清晰。由于时钟产生由具体的测试用例直接产生，所以也更加灵活，更精细和丰富。

不同的验证场景对时钟的要求不同，将时钟生成场景与测试场景一一对应，时钟的产生由具体测试用例负责人根据自身需要产生和维护，使得时钟的生成更加的灵活和易维护，且可产生所有需要的时钟场景。

上述的时钟模型实现方法，通过将时钟生成组件独立于验证环境顶层，根据测试用例生成对应的时钟生成方式，并由时钟生成组件采用回调机制调取时钟生成方式并生成对应的时钟，再利用接口传输至验证环境顶层进行待验证模块的时钟验证，实现简化了验证环境顶层代码维护，对时钟场景可控，也更加灵活，维护起来也更清晰。

图4是本发明另一实施例提供的一种时钟模型实现方法的流程示意图。如图4所示，本实施例的时钟模型实现方法包括步骤S210-S260。其中步骤S210-S240与上述实施例中的步骤S110-S140类似，在此不再赘述。下面详细说明本实施例中所增加的步骤S250-S260。

S250、判断是否需要修改时钟场景；

S260、若需要修改时钟场景，则修改测试用例，并执行所述步骤S230；

若不需要修改时钟场景，则进入结束步骤。

将时钟生成场景与测试场景一一对应，时钟的产生由具体测试用例的负责人根据自身需要产生和维护，也就是更改测试用例，以对时钟的生成产生更改。为了减少代码的维护，要求时钟模型结构不会随着测试用例对时钟场景的需求而改变。时钟模型一旦固定，便不需要再增加代码。所有的时钟直接与测试用例相关，由测试用例直接编写时钟场景，而不是由验证环境顶层编写，从而对时钟场景可控，也更加灵活，维护起来也更清晰。

图5是本发明实施例提供的一种时钟模型实现装置300的示意性框图。如图5所示，对应于以上时钟模型实现方法，本发明还提供一种时钟模型实现装置300。该时钟模型实现装置300包括用于执行上述时钟模型实现方法的单元，该装置可以被配置于控制器中。具体地，请参阅图5，该时钟模型实现装置300包括组件设置单元301、用例获取单元302、时钟生成单元303以及验证单元304。

组件设置单元301，用于设置用于生成时钟的时钟生成组件；用例获取单元302，用于获取测试用例；时钟生成单元303，用于根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；验证单元304，用于通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。

具体地，时钟生成单元303，用于根据所述测试用例生成具体类型的时钟生成方式，并采用回调机制加入至时钟生成组件中，以由时钟生成组件根据时钟生成方式生成具体的时钟。

图6是本发明另一实施例提供的一种时钟模型实现装置300的示意性框图。如图6所示，本实施例的时钟模型实现装置300是上述实施例的基础上增加了判断单元305以及修改单元306。

判断单元305，用于判断是否需要修改时钟场景；若不需要修改时钟场景，则进入结束步骤。修改单元306，用于若需要修改时钟场景，则修改测试用例，并执行所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟。

需要说明的是，所属领域的技术人员可以清楚地了解到，上述时钟模型实现装置300和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。

上述时钟模型实现装置300可以实现为一种计算机程序的形式，该计算机程序可以在如图7所示的计算机设备上运行。

请参阅图7，图7是本申请实施例提供的一种计算机设备的示意性框图。该计算机设备500可以是服务器，其中，服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。

参阅图7，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。

该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行一种时钟模型实现方法。

该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。

该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行一种时钟模型实现方法。

该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

其中，所述处理器502用于运行存储在存储器中的计算机程序5032，以实现如下步骤：

设置用于生成时钟的时钟生成组件；获取测试用例；根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。

所述时钟生成组件是采用类的方式编写且使用回调机制搭建主体部分的时钟模型。

所述时钟生成组件独立于验证环境顶层。

所述时钟生成组件设置于UVM组件中。

在一实施例中，处理器502在实现所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟步骤时，具体实现如下步骤：

根据所述测试用例生成具体类型的时钟生成方式，并采用回调机制加入至时钟生成组件中，以由时钟生成组件根据时钟生成方式生成具体的时钟。

在一实施例中，处理器502在实现所述通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证步骤之后，还实现如下步骤：

判断是否需要修改时钟场景；若需要修改时钟场景，则修改测试用例，并执行所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟。

在一实施例中，处理器502在实现所述判断是否需要修改时钟场景步骤之后，还实现如下步骤：

若不需要修改时钟场景，则进入结束步骤。

应当理解，在本申请实施例中，处理器502可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。

因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中该计算机程序被处理器执行时使处理器执行如下步骤：

设置用于生成时钟的时钟生成组件；获取测试用例；根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。

所述时钟生成组件是采用类的方式编写且使用回调机制搭建主体部分的时钟模型。

所述时钟生成组件独立于验证环境顶层。

所述时钟生成组件设置于UVM组件中。

在一实施例中，所述处理器在执行所述计算机程序而实现所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟步骤时，具体实现如下步骤：

根据所述测试用例生成具体类型的时钟生成方式，并采用回调机制加入至时钟生成组件中，以由时钟生成组件根据时钟生成方式生成具体的时钟。

在一实施例中，所述处理器在执行所述计算机程序而实现所述通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证步骤之后，还实现如下步骤：

判断是否需要修改时钟场景；若需要修改时钟场景，则修改测试用例，并执行所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟。

在一实施例中，所述处理器在执行所述计算机程序而实现所述判断是否需要修改时钟场景步骤之后，还实现如下步骤：

若不需要修改时钟场景，则进入结束步骤。

所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。

该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。