阅读说明：本技术 门定时信号生成方法及装置 (Gate timing signal generation method and device ) 是由 郭春成 于 2020-07-20 设计创作，主要内容包括：本发明公开了一种门定时信号生成方法及装置。其中,该方法包括：门定时信号生成方法,其特征在于,包括：通过显示器的逻辑板TCON芯片内置的内嵌控制器,获取显示器的启用日期DE信号；根据DE信号,通过内嵌控制器的输入输出IO管脚,生成门定时信号。本发明解决了相关技术中的显示器的TCON芯片的门定时信号生成的方法,适用范围小,实现难度大的技术问题。(The invention discloses a gate timing signal generation method and device. Wherein, the method comprises the following steps: a gate timing signal generation method, comprising: acquiring an enabling date DE signal of the display through an embedded controller built in a logic board TCON chip of the display; and generating a gate timing signal through an input/output (IO) pin of the embedded controller according to the DE signal. The invention solves the technical problems of small application range and large realization difficulty of the method for generating the gate timing signal of the TCON chip of the display in the related technology.)

门定时信号生成方法及装置

技术领域

本发明涉及信号控制领域，具体而言，涉及一种门定时信号生成方法及装置。

背景技术

常规的显示屏幕都需要两种信号：数据和Gate Timing信号。每一行的数据都有对应匹配的Gate Timing信号，这样才能让每一行数据在预期的位置显示出来。在传统的TCON芯片设计中，为了实现Gate Timing信号和数据的同步，一般是通过DE(Data Enable)信号作为参考信号，通过内部数字逻辑的设计，来产生Gate Timing信号，这种传统的设计对固定的周期性信号实现较好，但是对非周期性的异型信号，实现难度较大。甚至会出现无法满足需求的情况，直接导致这一颗芯片退出市场。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种门定时信号生成方法及装置，以至少解决相关技术中的显示器的TCON芯片的门定时信号生成的方法，适用范围小，实现难度大的技术问题。

根据本发明实施例的一个方面，提供了一种门定时信号生成方法，包括：通过显示器的逻辑板TCON芯片内置的内嵌控制器，获取所述显示器的启用日期DE信号；根据所述DE信号，通过所述内嵌控制器的输入输出IO管脚，生成所述门定时信号。

可选的，根据所述DE信号，通过所述内嵌控制器的所述IO管脚，生成所述门定时信号，包括：通过所述DE信号的上升沿产生所述门定时信号的上升沿，通过所述DE信号的下降沿产生所述门定时信号的下降沿；通过所述IO管脚输出按照顺序输出所述上升沿和所述下降沿，以生成所述门定时信号。

可选的，根据所述DE信号，通过所述内嵌控制器的所述IO管脚，生成所述门定时信号，包括：根据所述DE信号的上升沿进行第一预设时间的延时，产生所述门定时信号的上升沿，根据所述DE信号的下降沿进行第二预设时间的延时，产生所述门定时信号的下降沿；通过所述IO管脚输出按照顺序输出所述上升沿和所述下降沿，以生成所述门定时信号。

可选的，根据所述DE信号，通过所述内嵌控制器的所述IO管脚，生成所述门定时信号，包括：根据所述DE信号的上升沿产生所述门定时信号的上升沿，在预设时刻，产生所述门定时信号的下降沿；通过所述IO管脚输出按照顺序输出所述上升沿和所述下降沿，以生成所述门定时信号。

根据本发明实施例的另一方面，还提供了一种门定时信号生成方法，包括：接收显示器的启用日期DE信号；根据所述DE信号，通过输入输出IO管脚，输出所述门定时信号。

可选的，根据所述DE信号，通过所述IO管脚，输出所述门定时信号，包括：通过所述DE信号的上升沿产生所述门定时信号的上升沿，通过所述DE信号的下降沿产生所述门定时信号的下降沿；通过所述IO管脚输出按照顺序输出所述上升沿和所述下降沿，以输出所述门定时信号。

可选的，根据所述DE信号，通过所述IO管脚，输出所述门定时信号，包括：根据所述DE信号的上升沿进行第一预设时间的延时，产生所述门定时信号的上升沿，根据所述DE信号的下降沿进行第二预设时间的延时，产生所述门定时信号的下降沿；通过所述IO管脚输出按照顺序输出所述上升沿和所述下降沿，以输出所述门定时信号。

可选的，根据所述DE信号，通过所述IO管脚，输出所述门定时信号，包括：根据所述DE信号的上升沿产生所述门定时信号的上升沿，根据第三预设时间，产生所述门定时信号的下降沿；通过所述IO管脚输出按照顺序输出所述上升沿和所述下降沿，以输出所述门定时信号。

根据本发明实施例的另一方面，还提供了一种显示器的TCON芯片的内置控制器，包括：接收模块，用于接收显示器的启用日期DE信号；输出模块，用于根据所述DE信号，通过输入输出IO管脚，输出所述门定时信号。

根据本发明实施例的另一方面，还提供了一种显示器的TCON芯片，其特征在于，包括如上所述的内置控制器。

根据本发明实施例的另一方面，还提供了一种计算机存储介质，所述计算机存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机存储介质所在设备执行上述中任意一项所述的数据队列的处理方法。

根据本发明实施例的另一方面，还提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行上述中任意一项所述的数据队列的处理方法。

在本发明实施例中，采用通过显示器的逻辑板TCON芯片内置的内嵌控制器，获取显示器的启用日期DE信号；根据DE信号，通过内嵌控制器的输入输出IO管脚，生成门定时信号的方式，通过内嵌控制器对DE信号按照传统的实现程序，对DE信号进行调整，通过IO管脚输出，达到了无需数字逻辑电路，实现根据DE信号生成门定时信号的目的，从而实现了降低门定时信号实现的难度，并可以针对各种DE信号，以扩大适用范围的技术效果，进而解决了相关技术中的显示器的TCON芯片的门定时信号生成的方法，适用范围小，实现难度大的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的一种门定时信号生成方法的流程图；

图2是根据本发明实施例的另一种门定时信号生成方法的流程图；

图3是根据本发明实施方式的显示屏的数据和Gate Timing信号的示意图；

图4是根据本发明实施方式的根据DE信号生成CLK_1信号的示意图；

图5是根据本发明实施方式的数据和Gate Timing信号行控制信号和帧控制信号的示意图；

图6是根据本发明实施方式的通过内嵌控制器生成Gate Timing信号的示意图；

图7是根据本发明实施例的一种显示器的TCON芯片的内置控制器的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

根据本发明实施例，提供了一种数据队列的处理方法的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1是根据本发明实施例的一种数据队列的处理方法的流程图，如图1所示，该方法包括如下步骤：

步骤S102，通过显示器的逻辑板TCON芯片内置的内嵌控制器，获取显示器的启用日期DE信号；

步骤S104，根据DE信号，通过内嵌控制器的输入输出IO管脚，生成门定时信号。

通过上述步骤，采用通过显示器的逻辑板TCON芯片内置的内嵌控制器，获取显示器的启用日期DE信号；根据DE信号，通过内嵌控制器的输入输出IO管脚，生成门定时信号的方式，通过内嵌控制器对DE信号按照传统的实现程序，对DE信号进行调整，通过IO管脚输出，达到了无需数字逻辑电路，实现根据DE信号生成门定时信号的目的，从而实现了降低门定时信号实现的难度，并可以针对各种DE信号，以扩大适用范围的技术效果，进而解决了相关技术中的显示器的TCON芯片的门定时信号生成的方法，适用范围小，实现难度大的技术问题。

上述内嵌控制器内嵌设置在上述显示器的TCON芯片中，相关技术中，TCON芯片是通过数字逻辑电路将DE信号进行按照数字逻辑电路进行处理，按照数字逻辑电路的处理逻辑，生成对应的门定时信号Gate Timing，由于数字逻辑电路对固定的周期性信号实现较好，但是对非周期性的异型信号，实现难度较大。甚至会出现无法满足需求的情况。

本申请通过在显示器的TCON芯片中，内置一个内嵌控制器，通过内嵌控制器获取显示器的启用日期DE信号，也即是将显示器的DE信号发送给内嵌控制器，内嵌控制器存储有预设的处理程序，上述预设的处理程序为现有技术。按照内嵌控制器中的处理程序，对接收的DE信号进行处理，通过内嵌控制器的管脚输出对应的门定时信号。

需要说明的是，在内嵌控制器中，上述处理程序可以为多个，多个处理程序对接收的DE信号可以进行并发处理，也即是多个程序对DE信号同事进行多种处理，获得多种门定时信号，通过多个管脚分别将多个门定时信号输出，管脚和门定时信号相对应，门定时信号与处理程序相对应。从而进一步提高门定时信号的生成效率。

上述处理程序可以包括多种处理逻辑，具体如下：

可选的，根据DE信号，通过内嵌控制器的IO管脚，生成门定时信号，包括：通过DE信号的上升沿产生门定时信号的上升沿，通过DE信号的下降沿产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以生成门定时信号。

上述处理程序可以为通过DE信号的上升沿产生门定时信号的上升沿，通过DE信号的下降沿产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以生成门定时信号。

可选的，根据DE信号，通过内嵌控制器的IO管脚，生成门定时信号，包括：根据DE信号的上升沿进行第一预设时间的延时，产生门定时信号的上升沿，根据DE信号的下降沿进行第二预设时间的延时，产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以生成门定时信号。

上述处理程序还可以为根据DE信号的上升沿进行第一预设时间的延时，产生门定时信号的上升沿，根据DE信号的下降沿进行第二预设时间的延时，产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以生成门定时信号。

需要说明的是，可以对上升沿进行延时处理，不对下降沿进行延时处理；还可以对下降沿进行延时处理，不对上升沿进行延时处理；也可以即对上升沿进行延时处理，也对下降沿进行延时处理，根据实际的情况而定，从而进一步提高门定时信号生成的适用范围。

可选的，根据DE信号，通过内嵌控制器的IO管脚，生成门定时信号，包括：根据DE信号的上升沿产生门定时信号的上升沿，在预设时刻，产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以生成门定时信号。

上述处理程序还可以为根据DE信号的上升沿产生门定时信号的上升沿，在预设时刻，产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以生成门定时信号。

上述预设时刻可以为在某个时间点，还可以是接收到预设DE信号，或完成预设DE信号的时刻，上述预设信号可以为当前的DE信号之后的第N个信号，N为预设数值。

图2是根据本发明实施例的另一种门定时信号生成方法的流程图，如图2所示，根据本发明实施例的另一方面，还提供了一种门定时信号生成方法，包括以下步骤：

步骤S202，接收显示器的启用日期DE信号；

步骤S204，根据DE信号，通过输入输出IO管脚，输出门定时信号。

通过上述步骤，采用接收显示器的启用日期DE信号；根据DE信号，通过输入输出IO管脚，输出门定时信号的方式，通过内嵌控制器对DE信号按照传统的实现程序，对DE信号进行调整，通过IO管脚输出，达到了无需数字逻辑电路，实现根据DE信号生成门定时信号的目的，从而实现了降低门定时信号实现的难度，并可以针对各种DE信号，以扩大适用范围的技术效果，进而解决了相关技术中的显示器的TCON芯片的门定时信号生成的方法，适用范围小，实现难度大的技术问题。

上述步骤的执行主体可以为内置在显示器TCON芯片中的内嵌控制器。

将显示器的DE信号发送给内嵌控制器，内嵌控制器存储有预设的处理程序，上述预设的处理程序为现有技术。按照内嵌控制器中的处理程序，对接收的DE信号进行处理，通过内嵌控制器的管脚输出对应的门定时信号。

需要说明的是，在内嵌控制器中，上述处理程序可以为多个，多个处理程序对接收的DE信号可以进行并发处理，也即是多个程序对DE信号同事进行多种处理，获得多种门定时信号，通过多个管脚分别将多个门定时信号输出，管脚和门定时信号相对应，门定时信号与处理程序相对应。从而进一步提高门定时信号的生成效率。

上述处理程序可以包括多种处理逻辑，具体如下：

可选的，根据DE信号，通过IO管脚，输出门定时信号，包括：通过DE信号的上升沿产生门定时信号的上升沿，通过DE信号的下降沿产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以输出门定时信号。

可选的，根据DE信号，通过IO管脚，输出门定时信号，包括：根据DE信号的上升沿进行第一预设时间的延时，产生门定时信号的上升沿，根据DE信号的下降沿进行第二预设时间的延时，产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以输出门定时信号。

可选的，根据DE信号，通过IO管脚，输出门定时信号，包括：根据DE信号的上升沿产生门定时信号的上升沿，根据第三预设时间，产生门定时信号的下降沿；通过IO管脚输出按照顺序输出上升沿和下降沿，以输出门定时信号。

需要说明的是，本实施例还提供了一种可选的实施方式，下面对该实施方式进行详细说明。

图3是根据本发明实施方式的显示屏的数据和Gate Timing信号的示意图，如图3所示，常规的显示屏幕都需要两种信号：数据和Gate Timing信号。每一行的数据都有对应匹配的Gate Timing信号，这样才能让每一行数据在预期的位置显示出来。

图4是根据本发明实施方式的根据DE信号生成CLK_1信号的示意图，如图4所示，在传统的TCON芯片设计中，为了实现Gate Timing信号和数据的同步，一般是通过DE(DataEnable)信号作为参考信号，通过内部数字逻辑的设计，来产生Gate Timing信号，例如，通过DE的上升沿，来产生CLK_1的上升沿；通过DE的下降沿，来产生CLK_1的下降沿。

图5是根据本发明实施方式的数据和Gate Timing信号行控制信号和帧控制信号的示意图，如图5所示，这种传统的设计对固定的周期性信号实现较好，但是对非周期性的异型信号，实现难度较大。甚至会出现无法满足需求的情况，直接导致这一颗芯片退出市场。例如，下图中的行控制信号-1和行控制信号-2。

图6是根据本发明实施方式的通过内嵌控制器生成Gate Timing信号的示意图，如图6所示，为了实现更高效、更灵活的Gate Timing信号，在TCON芯片的设计中，内置了高速的处理器(MCU,ARM,Risc-V)。Gate Timing信号是通过控制器直接控制IO进行输出，不再是通过数字电路逻辑电路进行控制。

经过试验，得到本实施方式的通过控制器实现Gate Timing信号的方式相比于传统的数字逻辑电路实现Gate Timing信号的方式具有良好的效果，降低了实现难度，并扩大了适用范围。表1为控制器实现方式与数字逻辑实现方式的效果对比表，如表1所示。

表1控制器实现方式与数字逻辑实现方式的效果对比表

图7是根据本发明实施例的一种显示器的TCON芯片的内置控制器的示意图，如图7所示，根据本发明实施例的另一方面，还提供了一种显示器的TCON芯片的内置控制器，包括：接收模块72和输出模块74，下面对该装置进行详细说明。

接收模块72，用于接收显示器的启用日期DE信号；输出模块74，与接收模块72相连，用于根据DE信号，通过输入输出IO管脚，输出门定时信号。

通过上述控制器，采用接收模块72接收显示器的启用日期DE信号；输出模块74根据DE信号，通过输入输出IO管脚，输出门定时信号的方式，通过内嵌控制器对DE信号按照传统的实现程序，对DE信号进行调整，通过IO管脚输出，达到了无需数字逻辑电路，实现根据DE信号生成门定时信号的目的，从而实现了降低门定时信号实现的难度，并可以针对各种DE信号，以扩大适用范围的技术效果，进而解决了相关技术中的显示器的TCON芯片的门定时信号生成的方法，适用范围小，实现难度大的技术问题。

根据本发明实施例的另一方面，还提供了一种显示器的TCON芯片，其特征在于，包括如上的内置控制器。

根据本发明实施例的另一方面，还提供了一种计算机存储介质，计算机存储介质包括存储的程序，其中，在程序运行时控制计算机存储介质所在设备执行上述中任意一项的数据队列的处理方法。

根据本发明实施例的另一方面，还提供了一种处理器，处理器用于运行程序，其中，程序运行时执行上述中任意一项的数据队列的处理方法。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。