阅读说明：本技术 半导体芯片 (Semiconductor chip ) 是由 洪守玉 吴世利 周甘宇 高远 施金汕 曾剑鸿 于 2019-03-25 设计创作，主要内容包括：本公开提供一种半导体芯片,包含功能区、第一端、第二端、第三端及连接部,功能区具有相对的第一面及第二面,第一端设置于第一面上,第三端设置于第一面上,其中半导体芯片依据第三端及第一端之间所接收的驱动信号而进行导通或关断的切换,连接部设置于功能区第一面且连接第一端及第三端,其中当温度上升至高于第一温度时连接部为导电态,使半导体芯片因第一端及第三端之间短路而关断,当温度下降至不高于第三温度时,连接部为绝缘态,其中第一温度大于或等于第三温度。(The present disclosure provides a semiconductor chip, including a functional region, a first end, a second end, a third end and a connecting portion, wherein the functional region has a first surface and a second surface opposite to each other, the first end is disposed on the first surface, the third end is disposed on the first surface, wherein the semiconductor chip switches on or off according to a driving signal received between the third end and the first end, the connecting portion is disposed on the first surface of the functional region and connects the first end and the third end, wherein the connecting portion is in a conductive state when a temperature rises above a first temperature, so that the semiconductor chip is turned off due to a short circuit between the first end and the third end, and the connecting portion is in an insulating state when the temperature drops to a temperature not higher than the third temperature, wherein the first temperature is greater than or equal to the third temperature.)

半导体芯片

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种具有温控连接部的半导体芯片。

背景技术

随着新能源汽车、计算器设备、自动驾驶、智能手机及其他通讯器材的终端设备等领域的迅速发展，对应用于上述领域的电源产品的要求越来越高，其中半导体芯片是电源产品中的关键组成部分，其系广泛应用于开关变换电路、功率放大电路、整流电路及驱动电路等，因此，半导体芯片的可靠性要求逐渐升高。

习知半导体芯片由各种原因，如短路、过流、散热异常或驱动异常等，导致失效前多会经历一个温度升高的过程。请参阅图1，其系为一种现有半导体芯片之剖面结构示意图，如图1所示，半导体芯片1’，例如金属氧化物半导体场效应晶体管(MOSFET)，半导体芯片1’的Gate(门极G)及Source(源极S)的cell(晶胞)周期性排列，分别通过金属连接至各自的焊盘(未图示)，将复数个门极G、源极S的晶胞连接至焊盘的金属布线及焊盘本体的金属统称为金属布线层。需要特别说明的是将门极G的晶胞连接至焊盘的布线通常包含重掺杂的多晶硅、以及在多晶硅上复合金属层这两种形态，后文不再赘述。且门极G及源极S之间具有间隔，以将各自的电极独立设置。当某些故障发生后，如果芯片的温度上升至高温，使得金属布线层受到高温影响而熔化时，金属布线层可能会熔化并流动漫延形成金属连接部分M，使得熔化的金属跨越间隔并连接门极G及源极S，而造成门极G及源极S之间短路，进一步使得半导体芯片1’被动关断。然而，半导体芯片1’虽于高温时因金属布线层的熔化而关断，但是，一方面，于恢复正常温度后，熔化冷凝的金属布线层仍短路门极G及源极S，使得半导体芯片1’无法正常工作，另一方面，高温故障发生前，金属布线层本身并不是直接连接门极G及源极S，而是因为熔化后的偶然漫延导致门极G及源极S连接，并不可控。

因此，如何发展一种克服上述缺点的半导体芯片，实为目前迫切的需求。

发明内容

本公开之目的在于提供一种半导体芯片，以提升半导体芯片的实用性。

为达上述目的，本公开的一较广实施例为提供一种半导体芯片，包含功能区、第一端、第二端、第三端及连接部。功能区具有相对的第一面及第二面。第一端设置于第一面上。第三端设置于第一面上，其中半导体芯片依据第三端及第一端之间所接收的驱动信号而进行导通或关断的切换。连接部设置于功能区的第一面且连接第一端及第三端，其中当温度上升至高于第一温度时连接部为导电态，使半导体芯片因第一端及第三端之间短路而关断，当温度下降至不高于第三温度时，连接部为绝缘态，其中第一温度大于或等于第三温度。

为达上述目的，本公开的另一较广实施例为提供一种工艺方法，应用于半导体芯片。首先，执行步骤S1，设置芯片本体，包含功能区、第一端、第二端及第三端，功能区具有相对的第一面及第二面，第一端及第三端设置于第一面上，第一端及第三端之间接收驱动信号以控制半导体芯片为导通或关断。接着，执行步骤S2，形成连接部于功能区的第一面且连接第一端及第三端，其中当连接部的温度上升至高于第一温度时为导电态，使半导体芯片因第一端及第三端之间短路而关断，连接部的温度下降至不高于第三温度时为绝缘态，其中第一温度大于或等于第三温度。

附图说明

图1为一种现有半导体芯片的剖面结构示意图。

图2为本公开第一实施例的半导体芯片的剖面结构示意图。

图3为图2所示的半导体芯片的连接部于不同温度下的电阻率变化示意图。

图4为图2所示的半导体芯片的一实施例的俯视结构示意图。

图5为图2所示的半导体芯片的另一实施例的俯视结构示意图。

图6为图2所示的半导体芯片的再一实施例的俯视结构示意图。

图7为本公开第二实施例的半导体芯片的剖面结构示意图。

图8为本公开第三实施例的半导体芯片的剖面结构示意图。

图9为本公开第四实施例的半导体芯片的剖面结构示意图。

图10为本公开第五实施例的半导体芯片的剖面结构示意图。

图11为本公开第六实施例的半导体芯片的剖面结构示意图。

图12为本公开第七实施例的半导体芯片的剖面结构示意图。

图13为本公开第八实施例的半导体芯片的剖面结构示意图。

图14为图2所示的半导体芯片的工艺方法的流程示意图。

图15为图11所示的半导体芯片的工艺方法的流程示意图。

符号说明：

1’：半导体芯片

G：门极

S：源极

M：金属连接部分

1、2、3、4、5、6：半导体芯片

10、20、30、40、50、60：芯片本体

11、21、31、41、51、61：功能区

111、211、311、411、511、611：第一面

112、212、312、412、512、612：第二面

12、22、32、42、52、62：第一端

13、23、33、43、53、63：第三端

14、24、34、44、54：连接部

64：多晶硅

70：绝缘介质

15、35、45、55：第一钝化层

25、36、46、56：第二钝化层

47、57：金属层

D：封装结构

19：第二端

S1～S3：步骤

具体实施方式

体现本公开特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本公开能够在不同的态样上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及图示在本质上当作说明之用，而非架构于限制本公开。

请参阅图2及图3，其中图2为本公开第一实施例的半导体芯片之剖面结构示意图，图3为图2所示的半导体芯片的连接部于不同温度下的电阻率变化示意图。如图所示，本公开的半导体芯片1例如但不限为金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、高电子迁移率晶体管(HEMT)或双极结型晶体管(BJT)，且包含功能区11、第一端12、第二端(未图示)、第三端13及连接部14。于一些实施例中，半导体芯片1的材料可为但不限为由硅(Si)、碳化硅(SiC)或氮化镓(GaN)等所构成。

功能区11包含相对的第一面111及第二面112。第一端12设置于第一面111上。第一端12可以为一输出端，例如MOSFET的源极。功能区11为半导体芯片1的半导体材料区域，例如Si基器件的Si材料区域。第二端为一输出端，例如MOSFET的漏极。第三端13设置于第一面上。第三端13例如为一输入端，例如MOSFET的栅极。半导体芯片1依据第三端13及第一端12所接收之驱动信号而进行导通或关断之切换，其中驱动信号可为电压或电流。于一些实施例中，功能区11、第一端12、第二端及第三端13可组成芯片本体10。连接部14设置于功能区11的第一面111，且连接第一端12及第三端13，其中请参阅图3，当连接部14例如因为系统故障、芯片故障、环境变化等原因，由一个环境温度转移至另一个环境温度时，连接部14的温度由于热滞现象而逐渐趋于新的环境温度，例如连接部14为二氧化钒(VO2)，当连接部14的温度上升至第一温度时，连接部14的电阻率下降而为导电态，使半导体芯片1因第一端12及第三端13之间短路而关断，有助于避免半导体芯片的温度进一步上升而导致损坏；另外，当连接部14的温度下降至第三温度时，连接部14的电阻率上升而为绝缘态，此时半导体芯片1可以恢复为正常工作，其中第一温度大于或等于第三温度。于一些实施例中，第一温度等于第三温度，因此，当连接部14的温度下降至不高于第一温度时为绝缘态，此时半导体芯片1为正常工作，当连接部14的温度上升至高于第一温度时为导电态，使半导体芯片1因第一端12及第三端13之间短路而关断，此外，当连接部14的温度由高于第一温度下降至不高于第一温度时则由导电态转换为绝缘态。于上述某些实施例中，第一温度及第三温度的数值可能与连接部14的材料制备，连接部14的材料厚度及连接部14的温度变化的快慢等等因素相关。

于一些实施例中，连接部14可为但不限为温致相变材料，例如二氧化钒(VO2)、掺杂锗或其它元素的二氧化钒以及其它温致相变材料，或连接部14为低熔融温度玻璃，例如钒酸盐材料、磷酸盐材料、硼酸盐材料或硅酸盐材料等，低熔融温度玻璃的连接部14可为但不限为氧化铅-氧化锌-三氧化二硼材料系统(PbO-ZnO-B2O3)、氧化铅-三氧化二铝-三氧化二硼材料系统(PbO-Al2O3-B2O3)、氧化铅-三氧化二铋-三氧化二硼材料系统(PbO-Bi2O3-B2O3)、氧化铅-三氧化二硼-二氧化硅材料系统(PbO-B2O3-SiO2)、氧化钾-铅-二氧化硅材料系统(K2O-Pb-SiO2)、氧化锌-三氧化二硼-二氧化硅材料系统(ZnO-B2O3-SiO2)、氧化铅-二氧化硅-氧化锌-氧化钡材料系统(PbO-SiO2-ZnO-BaO)、氧化钠-氧化钡-二氧化硅材料系统(Na2O-BaO-SiO2)、氧化锌-三氧化二硼-五氧化二磷材料系统(ZnO-B2O3-P2O5)、氧化锂-三氧化二铝-二氧化硅材料系统(Li2O-Al2O3-SiO2)、***-五氧化二钒-氧化碲-氧化砷材料系统(Tl2O-V2O5-TeO2-AsO3)、三氧化二铋-三氧化二硼材料系统(Bi2O3-B2O3)、氧化铅-五氧化二钒-三氧化二铋-氧化锌材料系统(PbO-V2O5-Bi2O3-ZnO)、氧化锂-氧化锌-二氧化硅材料系统(Li2O-ZnO-SiO2)、氧化锡-氧化锌-五氧化二磷材料系统(SnO-ZnO-P2O5)、五氧化二钒-五氧化二磷-氧化锑材料系统(V2O5-P2O5-SbO)等，此外，连接部14更可于上述材料中添加其他材料以调整熔点、强度、热膨胀系数、润湿性、电气性能及工艺性。

由上可知，当采用上述部分的连接部材料，使得第一温度等于第三温度时，本公开的半导体芯片1的连接部14的温度上升至高于第一温度时为导电态，而当连接部14的温度下降至不高于第一温度时为绝缘态，因此相较于习知半导体芯片1’于恢复正常温度后无法正常工作，本公开的半导体芯片1利用不同温度时连接部14的状态转换，使得半导体芯片1于高温时自动关断以避免进一步损坏，且于恢复正常温度时半导体芯片1可恢复正常工作，因此本公开的半导体芯片1的实用性较高。

于本实施例中，半导体芯片1包含焊盘及金属布线层(未图示)，第一温度小于金属布线层的熔化温度(例如铝的熔点为660℃)，且第一温度小于使半导体芯片失去半导体特性的最低温度，使得半导体芯片1根据第一温度的分界转换连接部14的状态时，不会影响到金属布线层的设置及半导体芯片的特性。此外，半导体芯片1更具有一第二温度，其为半导体芯片1的最高许用结温(需要特别说明的是，该最高许用结温是指综合考虑性能、使用寿命等条件下给出的一温度，其温度通常远不高于半导体能够承受的丧失半导体开关特性的极限温度)，故当半导体芯片1的温度下降至不高于第二温度时为正常工作。而第二温度小于第一温度，因此当半导体芯片1为正常工作的状态下，亦即半导体芯片1的温度下降至不高于第二温度时，连接部14为绝缘态，故可避免半导体芯片1正常工作时两控制电极(第一端12及第三端13)间短路，如下表1所示，其系示例性地显示在不同半导体芯片1的材料类型中，所对应的最高结温、失去半导体特性的最低温度、连接部14之材料类型及第一温度范围，然不以此为限。

表1

请继续参阅图2，半导体芯片1还可以包含第一钝化层15，但本发明并不以此为限。第一钝化层15设置于功能区11的第一面111，用以保护功能区11，且连接部14覆盖于第一钝化层15之上，其中第一钝化层15的材料可为但不限为二氧化硅(SiO2)、氮化硅(SiN)或聚酰亚胺(PI)，更进一步的该第一钝化层15可以为复合层，如在在氮化硅上设置聚酰亚胺层、在二氧化硅上复合氮化硅层等。而于此实施例中，位于第一端12与第三端13之间的功能区11的第一面111已利用第一钝化层15阻挡水气及污染，因此形成连接部14的材料对于阻挡水气及污染的要求较低，使得半导体芯片1的结构较易实现且制作方法较简单。

于一些实施例中，第一端12包含复数个第一焊盘121，第三端13包含第二焊盘131及第二汇线排132，而连接部14可完全填满功能区11的第一面111上且介于第一端12与第三端13之间的间隔，如图4所示，连接部14完全填满于第一焊盘121与第二焊盘131之间的间隔及第一焊盘121与第二汇线排132之间的间隔，使得半导体芯片1于任意位置的温度上升至高于第一温度时，皆可使连接部14转换为导电态，故半导体芯片1的状态转换灵敏度较高。

于另一些实施例中，第一端12包含复数个第一焊盘121，第三端13包含第二焊盘131及第二汇线排132，而连接部14仅填充于部分的功能区11的第一面111上且介于第一端12与第三端13之间的间隔，例如连接部14填充于半导体芯片1较易于发热的位置，如图5所示，连接部14填充于部分的第一焊盘121与第二焊盘131之间的间隔及部分的第一焊盘121与第二汇线排132之间的间隔，因此可灵活的设置一个或多个连接部14，以藉此降低半导体芯片1之成本。于一些实施例中，例如图4及图5所示的半导体芯片，第二端设置于功能区11的第二面112。

于一些实施例中，第一端12包含第一焊盘121及第一汇线排122，第三端13包含第二焊盘131及第二汇线排132，而连接部14仅填充于部分的功能区11的第一面111上且介于第一端12与第三端13之间的间隔，如图6所示，连接部14填充于部分第一焊盘121与第二汇线排132之间的间隔及部分第一汇线排122与第二汇线排132之间的间隔。于一些实施例中，例如图6所示的半导体芯片，第二端19设置于功能区11的第一面111。

请参阅图7，其为本公开第二实施例的半导体芯片之剖面结构示意图，于本实施例中，第一钝化层15设置于功能区11的第一面111，并至少部分的覆盖第一端12及第三端13，而连接部14利用物理气相沉积、化学气相沉积、旋涂玻璃或点涂工艺形成于功能区11之该第一面111，进而形成半导体芯片1，连接部14覆盖于第一钝化层15之上。请参阅图8，其为本公开第三实施例的半导体芯片之剖面结构示意图，于本实施例中半导体芯片先设置于一封装结构D上，然后再设置连接部14。连接部14利用点涂、印刷等工艺形成于功能区11之该第一面111，连接部14覆盖于第一钝化层15之上。由上可知，本公开的半导体芯片1可在芯片工艺或封装工艺中设置连接部14，而连接部14可在设置第一钝化层15后进行设置，因此，本公开的半导体芯片1工艺灵活，可降低工艺的困难度。

请参阅图9，其为本公开第四实施例的半导体芯片之剖面结构示意图。如图所示，本实施例的半导体芯片2包含功能区21、第一端22、第三端23、连接部24及第二钝化层25，其中半导体芯片2的功能区21、第一端22、第三端23、连接部24分别与图2所示的半导体芯片1的功能区11、第一端12、第三端13、连接部14相似，而相似的组件结构、作动与功能于此不再赘述。而相较于图2所示的实施例，于图9所示的实施例中，半导体芯片2的连接部24设置于功能区21的第一面211，第二钝化层25覆盖于连接部24之上，用以保护连接部24。第二钝化层25的材料等可以和第一钝化层15相同。

请参阅图10，其为本公开第五实施例的半导体芯片之剖面结构示意图。如图所示，本实施例的半导体芯片3包含功能区31、第一端32、第三端33、连接部34及第一钝化层35，其中半导体芯片3的功能区31、第一端32、第三端33、连接部34及第一钝化层35分别与图2所示的半导体芯片1的功能区11、第一端12、第三端13、连接部14及第一钝化层15相似，而相似的组件结构、作动与功能于此不再赘述。而相较于图2所示的实施例，于图10所示的实施例中，半导体芯片3更包含一第二钝化层36，第二钝化层36覆盖于连接部34之上，用以保护功能区31及连接部34，使得半导体芯片3获得更佳的防护能力。于一些实施例中，第一钝化层35可为但不限为由二氧化硅(SiO2)所构成，第二钝化层36可为但不限为由聚酰亚胺(PI)所构成。于另一些实施例中，第二钝化层36由复合材料所构成，例如具有良好覆形及应力释放的硅酸乙酯(TEOS)与氮化硅(SiN)的复合层。

请参阅图11，其为本公开第六实施例的半导体芯片之剖面结构示意图。如图所示，本实施例的半导体芯片4包含功能区41、第一端42、第三端43、连接部44及第一钝化层45，其中半导体芯片4的功能区41、第一端42、第三端43、连接部44及第一钝化层45分别与图2所示的半导体芯片1的功能区11、第一端12、第三端13、连接部14及第一钝化层15相似，而相似的组件结构、作动与功能于此不再赘述。而相较于图2所示的实施例，于图11所示的实施例中，半导体芯片4更包含一第二钝化层46及一金属层47。第二钝化层46覆盖于连接部44之上，用以保护功能区41及连接部44，使得半导体芯片4获得更佳的防护能力。金属层47设置于连接部44及第二钝化层46之间，并与连接部44相接触，金属层47并未直接与第一端42及第三端43相连接，而系经由连接部44与第一端42及第三端43相连接，使得第一端42及第三端43之间的阻抗降低。因此，当连接部44的温度上升至高于第一温度而为导电态时，第一端42及第三端43之间可利用金属层47的设置而更快速的达成短路，故半导体芯片4可更快速的关断。于一些实施例中，第一钝化层45可为但不限为由二氧化硅(SiO2)所构成，第二钝化层46可为但不限为由聚酰亚胺(PI)所构成。于另一些实施例中，第二钝化层46系由复合材料所构成，例如具有良好覆形及应力释放的硅酸乙酯(TEOS)与氮化硅(SiN)的复合层。于一些实施例中，金属层47可由物理气相沉积法(PVD)所形成。本实施例中的第一钝化层45和第二钝化层46可以单独或全部省去，本发明并不以此为限。

请参阅图12，其为本公开第七实施例的半导体芯片之剖面结构示意图。如图所示，本实施例的半导体芯片5包含功能区51、第一端52、第三端53、连接部54及第一钝化层55，其中半导体芯片5的功能区51、第一端52、第三端53、连接部54及第一钝化层55分别与图2所示的半导体芯片1的功能区11、第一端12、第三端13、连接部14及第一钝化层15相似，而相似的组件结构、作动与功能于此不再赘述。而相较于图2所示的实施例，于图12的实施例中，半导体芯片5更包含一第二钝化层56及一金属层57。第二钝化层56覆盖于连接部54之上，用以保护功能区51及连接部54，使得半导体芯片5获得更佳的防护能力。金属层57设置于连接部54及第二钝化层56之间，并与连接部54相接触。于本实施例中，金属层57的一端与第三端53相连接，而金属层57经由连接部与第一端52相连接，使得第一端52及第三端53之间的阻抗降低。因此，当连接部54的温度上升至高于第一温度而为导电态时，第一端52及第三端53之间可利用金属层57的设置而更快速的达成短路，故半导体芯片5可更快速的关断。于另一些实施例中，金属层57的一端与第一端52相连接，而金属层57经由连接部54与第三端53相连接，亦可使得第一端52及第三端53之间的阻抗降低，而使半导体芯片5更快速的关断。金属层的一端可以位于金属层任一处。于一些实施例中，第一钝化层55可为但不限为由二氧化硅(SiO2)所构成，第二钝化层56可为但不限为由聚酰亚胺(PI)所构成。于另一些实施例中，第二钝化层56由复合材料所构成，例如具有良好覆形及应力释放的硅酸乙酯(TEOS)与氮化硅(SiN)的复合层。于一些实施例中，金属层57可由物理气相沉积法(PVD)所形成。本实施例中的第一钝化层55和第二钝化层56可以单独或全部省去，本发明并不以此为限。本公开各实施例中的金属层设置为与连接部接触，既包括直接接触，也包括通过其他导电材料间接接触，能够至少部分的接触即可；金属层可以设置在连接部及第二钝化层之间，也可以设置在连接部及第一钝化层之间，还可以同时设置。如果省去了第一钝化层和/或第二钝化层，也可以设置金属层，使其能够至少部分的和连接部接触即可。金属层还可以分为多段、多层设置，本发明并不以此为限。

请参阅图13，其为本公开第八实施例的半导体芯片之剖面结构示意图。如图所示，本实施例的半导体芯片6包含功能区61、第一端62、第三端63及多晶硅64，其中图示省略了第二端。其中半导体芯片6的功能区61及第一端62、第三端63分别与图2所示半导体芯片1的功能区11、第一端12及第三端13相似，而相似的组件结构、作动与功能于此不再赘述。而相较于图2所示的实施例，于图13的实施例中，半导体芯片6例如MOSFET，将第三端(例如MOSFET的门极)及第一端(例如MOSFET的源极)的晶胞连接至焊盘的金属布线间有绝缘介质70。连接部可设置于绝缘介质70的内部，连接第一端62和第三端(例如MOSFET的门极)。

于另一些实施例中，如图13所示的半导体芯片，连接部也可以不设置于绝缘层70内，而设置在绝缘层70上，且设置于第一端62及第三端63之间。因为绝缘层70设置于功能区61的第一面611上，设置在绝缘层70上的连接部也被视为设置于功能区61的第一面611上，不限定于直接接触或间接接触。

请参阅图14，其为图2所示的半导体芯片之工艺方法之流程示意图。首先，执行步骤S1，设置芯片本体10，包含功能区11、第一端12、第二端及第三端13，功能区11具有相对的第一面111及第二面112，第一端12及第三端13设置于第一面111上，第一端12及第三端13之间接收驱动信号以控制半导体芯片1为导通或关断。接着，执行步骤S2，形成连接部14于功能区11的第一面111且连接第一端12及第三端13，其中当连接部14的温度上升至高于第一温度时为导电态，使半导体芯片1因第一端12及第三端13之间短路而关断，当连接部14的温度下降至不高于第三温度时为绝缘态，其中该第一温度大于或等于该第三温度。然上述工艺方法亦可应用于本公开其他实施例中，故于此不再赘述。

请参阅图15，其为图11所示的半导体芯片之工艺方法之流程示意图。首先，执行步骤S1，设置芯片本体40，包含功能区41、第一端42、第二端及第三端43，功能区41具有相对的第一面411及第二面412，第一端42及第三端43设置于第一面411上，第一端42及第三端43之间接收驱动信号以控制半导体芯片4为导通或关断。接着，执行步骤S2，形成连接部44于功能区41的第一面411且连接第一端42及第三端43，其中当连接部44的温度上升至高于第一温度时为导电态，使半导体芯片4因第一端42及第三端43之间短路而关断，当连接部44的温度下降至不高于第三温度时为绝缘态，其中该第一温度大于或等于该第三温度。接着，执行步骤S3，形成金属层47与连接部44相接触，使得金属层47经由连接部44与第一端42及第三端43相连接，或金属层47的一端与第一端42相接触，而经由连接部44与第三端43相连接，或金属层47的一端与第三端43相接触，而经由连接部44与第一端42相连接。金属层的一端可以位于金属层任一处。然上述工艺方法亦可应用于本公开其他实施例中，故于此不再赘述。于一些实施例中，步骤S2和步骤S3的顺序可以变换或同时完成，本发明并不以此为限。

由上可知，本公开的半导体芯片的连接部的温度上升至高于第一温度时为导电态，而当连接部的温度下降至不高于第一温度时为绝缘态，因此相较于习知半导体芯片于恢复正常温度后无法正常工作，本公开的半导体芯片利用不同温度时连接部的状态转换，使得半导体芯片于高温时自动关断以避免进一步损坏，且于恢复正常温度时半导体芯片可恢复正常工作，因此本公开的半导体芯片的实用性较高。部分实施例中，连接部的绝缘态和导电态的转变是因为连接部本身的材料特征，所以由材料特性所决定的半导体芯片的高温关断，低温恢复正常工作的保护，安全可靠。