阅读说明：本技术 场效应晶体管和半导体器件 (Field effect transistor and semiconductor device ) 是由 秋山千帆子 于 2020-02-26 设计创作，主要内容包括：本发明涉及一种场效应晶体管和半导体器件。场效应晶体管包括：半导体区,其包括在第一方向上并排布置的第一非有源区、有源区和第二非有源区；在有源区上的栅电极、源电极和漏电极；在第一非有源区上的栅极焊盘；栅极保护部,其在半导体区上并与半导体区接触,该栅极保护部与栅极焊盘分开并且位于半导体区的第一非有源区侧上的边缘与栅极焊盘之间；在第二非有源区上的漏极焊盘；漏极保护部,其在半导体区上并且与半导体区相接触,该漏极保护部与漏极焊盘分开并且位于半导体区的第二非有源区侧上的边缘与漏极焊盘之间；以及金属膜,该金属膜被电连接到栅极保护部。(The present invention relates to a field effect transistor and a semiconductor device. The field effect transistor includes: a semiconductor region including a first non-active region, an active region, and a second non-active region arranged side by side in a first direction; a gate electrode, a source electrode and a drain electrode on the active region; a gate pad on the first inactive region; a gate protection portion on and in contact with the semiconductor region, the gate protection portion being separated from the gate pad and located between an edge on the first non-active region side of the semiconductor region and the gate pad; a drain pad on the second inactive region; a drain protection portion on and in contact with the semiconductor region, the drain protection portion being separated from the drain pad and located between an edge on the second non-active region side of the semiconductor region and the drain pad; and a metal film electrically connected to the gate protection part.)

场效应晶体管和半导体器件

相关申请的交叉引用

本申请要求于2019年2月28日提交的日本专利申请No.JP2019-035726的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及一种场效应晶体管和半导体器件。

背景技术

日本未经审查的专利公开No.2010-177550描述与半导体器件有关的技术。此文献中公开的半导体器件包括半导体芯片；两个电极焊盘，被布置在半导体芯片上；以及导电保护环，被布置在两个电极焊盘与半导体芯片上的***之间。通过消除保护环的一部分，将保护环划分为彼此绝缘的多个单元区。

发明内容

根据一个实施例，提供一种场效应晶体管和半导体器件，包括：衬底，该衬底包括主表面和背表面；主表面上的半导体区，该半导体区包括在第一方向上并排布置的第一非有源区、有源区和第二非有源区；有源区上的栅电极、源电极和漏电极；栅极焊盘，该栅极焊盘在第一非有源区上并电连接到栅电极；栅极保护部，该栅极保护部在半导体区上并与半导体区接触，该栅极保护部与栅极焊盘分开并且位于栅极焊盘和在第一方向上并排布置的半导体区的一对边缘的第一非有源区侧上的边缘之间；漏极焊盘，该漏极焊盘在第二非有源区上并电连接到漏电极；漏极保护部，该漏极保护部在半导体区上并与半导体区接触，该漏极保护部与漏极焊盘分开并且位于漏极焊盘与半导体区的一对边缘的第二非有源区侧上的边缘之间；以及金属膜，该金属膜在背表面上并且电连接到栅极保护部。漏极保护部相对于金属膜、栅电极、源电极和漏电极处于非导电状态。

附图说明

图1是示出根据第一实施例的场效应晶体管(以下，简称为晶体管)的配置的平面图。

图2是沿着图1中的线II-II截取的截面图；

图3是沿着图1中的线III-III截取的截面图；

图4是沿着图1的线IV-IV截取的截面图；

图5A是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线II-II的横截面；

图5B是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线III-III的横截面；

图5C是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线IV-IV的横截面；

图6A是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出与图1中的线II-II相对应的横截面；

图6B是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线III-III的横截面；

图6C是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出与图1中的线IV-IV对应的横截面；

图7A是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线II-II的横截面；

图7B是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线III-III的横截面；

图7C是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出与图1中的线IV-IV对应的横截面；

图8A是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出与图1中的线II-II相对应的横截面；

图8B是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线III-III的横截面；

图8C是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线IV-IV的横截面；

图9A是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出与图1中的线II-II相对应的横截面；

图9B是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出对应于图1中的线III-III的横截面；

图9C是示出根据第一实施例的制造方法的典型步骤的横截面图，并且示出与图1中的线IV-IV对应的横截面；

图10是根据修改的晶体管的局部横截面图，并且示出与图1中所示的线II-II对应的截面图；以及

图11是示出根据第二实施例的半导体器件的配置的平面图。

具体实施方式

[本公开要解决的问题]

场效应晶体管包括，形成衬底的主表面的半导体区；以及设置在半导体区中的有源区上的栅电极、源电极和漏电极。导线从这些电极延伸，并且导线的尖端被连接到用于导线键合的焊盘。例如，在相对于有源区位于一侧上的非有源区上设置连接到栅电极的栅极焊盘。在相对于有源区位于另一侧上的非有源区上设置连接到漏电极的漏极焊盘。在衬底的背表面上设置金属膜，并且背面金属膜经由导电键合材料而导电地键合到金属基底构件。在许多情况下，将基底构件定义为参考电势(接地电势)。

在具有以上配置的场效应晶体管中出现以下问题。在一个使用示例中，将低于参考电势的负电压施加到栅电极。因此，在栅极焊盘和基底构件之间产生栅极焊盘侧为负的电场。在潮湿的环境中，由于此电场，容易在基底构件和背面金属膜之间发生导电键合材料中所包括的金属(例如，Ag、Au、Cu)的离子迁移。离子迁移是电离的金属在电场中在物质表面上移动的现象。金属离子被电场吸引而移动，由于某种原因从电离状态返回到金属，并积累以形成树枝晶。如果金属的树枝晶从导电键合材料中生长并且栅极焊盘和背面金属膜被短路，则半导体器件的操作可能会出现缺陷。因此，本公开的目的是减少由于导电键合材料中包含的金属的离子迁移引起的背面金属膜与栅极焊盘之间的短路，并且提供一种场效应晶体管和半导体器件，其能够改善场效应晶体管的耐湿性。

[本公开的实施例的效果]

根据本公开，能够减少由于导电键合材料中包含的金属的离子迁移引起的背面金属膜和栅极焊盘之间的短路，并且提供场效应晶体管和半导体器件，其能够改善场效应晶体管的耐湿性。

[本公开的实施例的描述]

首先，将列出并描述本公开的实施例的详情。本公开的一个实施例是一种场效应晶体管，包括：半导体区，其被设置在衬底的主表面上，并且包括在第一方向上并排布置的第一非有源区、有源区和第二非有源区；栅电极、源电极和漏电极，被设置在有源区上；栅极焊盘，被设置在第一非有源区上并电连接到栅电极；栅极保护部，其由金属制成，设置在半导体区上并与半导体区接触使得与在栅极焊盘和在第一方向上并排布置的半导体区的一对边缘的第一非有源区侧上的边缘之间的栅极焊盘分开；漏极焊盘，被设置在第二非有源区上并电连接到漏电极；以及漏极保护部，其由金属制成，设置在半导体区上并与半导体区接触，使得与在栅极焊盘和半导体区的一对边缘的第二非有源区侧上的边缘之间的漏极焊盘分开。栅极保护部被电连接到设置在衬底的背表面上的金属膜，并且漏极保护部相对于金属膜、栅电极、源电极和漏电极处于非导电状态。

源电极可以经由穿透衬底和半导体区的导线电连接到金属膜，并且栅极保护部可以电连接到源电极。

场效应晶体管还包括源极焊盘，该源极焊盘与栅极焊盘并排布置在第一非有源区上，并且电连接到源电极，并且栅极保护部可以从源极焊盘沿着第一非有源区侧上的边缘延伸。

场效应晶体管可以进一步包括绝缘膜，该绝缘膜在漏极焊盘和栅极焊盘上具有开口，并且栅极保护部和漏极保护部可以被绝缘膜覆盖。

本公开的另一个实施例是一种半导体器件，包括：场效应晶体管；基底构件，其具有金属表面并安装场效应晶体管；以及导电键合材料，其被***在场效应晶体管的金属膜与基底构件的表面之间，并且包含Ag、Au和Cu中的至少一种。

容纳场效应晶体管的封装可以具有非密封结构。

下面将参考附图描述根据本公开的场效应晶体管和半导体器件的具体示例。本公开不限于这些示例，而是由所附权利要求指示，并且旨在包括与所附权利要求等同的范围和含义内的任何修改。在下面的描述中，在附图的描述中，相同的元件将由相同的附图标记表示，并且省略多余的描述。

(第一实施例)

图1是示出根据第一实施例的场效应晶体管(在下文中，简称为晶体管)1A的配置的平面图。图2是沿着图1中的线II-II截取的截面图。图3是沿着图1中的线III-III截取的截面图。图4是沿着图1的线IV-IV截取的截面图。如图1至图4中所示，晶体管1A包括衬底3、绝缘膜5至9、栅电极21、源电极22、漏电极23、栅极焊盘31、源极焊盘32、漏极焊盘33和场板35(见图4)、金属通孔44(参见图2)和背面金属膜45。

衬底3包括平坦的主表面3a和位于主表面3a的相对侧上的平坦的背表面3b。衬底3包括生长衬底30和设置在生长衬底30的主表面30a上的氮化物半导体层4。生长衬底30例如是SiC衬底并且包括背表面30b。生长衬底30的背表面30b与衬底3的背表面3b重合。生长衬底30被用于氮化物半导体层4的外延生长。

氮化物半导体层4是本实施例中的半导体区的示例，并且是形成在生长衬底30的主表面30a上的外延层。氮化物半导体层4形成衬底3的主表面3a。当晶体管1A是高电子迁移率晶体管(HEMT)时，氮化物半导体层4包括例如与主表面30a接触的AlN缓冲层、设置在AlN缓冲层上的GaN沟道层、设置在GaN沟道层上的AlGaN(或InAlN)阻挡层、以及设置在阻挡层上的GaN覆盖层。AlN缓冲层是未掺杂的，并且具有例如10nm至20nm范围内的厚度。GaN沟道层是未掺杂的并且具有例如在0.4μm至1.2μm的范围内的厚度。阻挡层具有例如10nm至30nm的范围内的厚度。但是，在InAlN阻挡层的情况下，其厚度被设置为小于20nm。GaN覆盖层是n型的，并且具有例如5nm的厚度。

如图1中所示，氮化物半导体层4包括有源区4a和设置在有源区4a周围的非有源区4b。有源区4a是作为晶体管操作的区域。非有源区4b是通过将诸如氩(Ar)的离子(质子)注入到氮化物半导体层4中而被电气去激活的区域。非有源区4b被设置用于在彼此相邻的晶体管1A之间的电隔离并用于限制晶体管1A的操作区域。非有源区4b包括第一非有源区4ba，其位于相对于有源区4a沿着主表面3a在方向D1(第一方向)上的一侧；和第二非有源区4bb，其位于方向D1上相对于有源区4a在方向D1上的另一侧。即，第一非有源区4ba、有源区4a和第二非有源区4bb在方向D1上以此顺序并排布置。

绝缘膜5至9组成位于氮化物半导体层4上的绝缘层叠结构。绝缘膜5至9设置在有源区4a和非有源区4b的大致整个表面上。绝缘膜5至9主要包括例如硅化合物，诸如SiN、SiO₂和SiON。在本实施例中，绝缘膜5至9彼此接触，但是可以在层之间的至少一部分中设置另一层。

多个源电极22被设置在氮化物半导体层4的有源区4a上，并且通过形成在绝缘膜5中的开口51(见图4)与氮化物半导体层4的有源区4a形成欧姆接触。如图1中所示，多个源电极22沿着与方向D1交叉(例如，正交)的方向D2(第二方向)并排布置，并且各个源电极22的平面形状为其纵向方向是方向D1的矩形形状。源电极22通过使包括例如Ti层、Al层和Ti层(或Ta层、Al层和Ta层)的层叠结构合金化而形成，并且主要包含Al。

多个漏电极23被设置在氮化物半导体层4的有源区4a上，并通过形成在绝缘膜5中的开口与氮化物半导体层4的有源区4a形成欧姆接触。如图1中所示，漏电极23与源电极22沿着方向D2交替地布置，并且每个漏电极23的平面形状是矩形形状，其纵向方向是方向D1。漏电极23还通过使包括例如Ti层、Al层和Ti层(或Ta层、Al层和Ta层)的层叠结构合金化而形成，并且主要包含Al。

栅电极21包括设置在氮化物半导体层4的有源区4a上的多个部分(指状部分)和在第一非有源区4ba上延伸的部分。每个栅电极21的指状部分沿着方向D1延伸，并且位于源电极22和漏电极23之间。这些栅电极21的指状部分与氮化物半导体层4的有源区4a进行肖特基接触。栅电极21与氮化物半导体层4之间在方向D2上的接触宽度(栅极长度)例如为0.5μm。栅电极21具有包括Ni层和在Ni层上的Au层的层叠结构。在一个示例中，Ni层与氮化物半导体层4接触，而Au层与Ni层接触。可替选地，可以在Ni层和Au层之间***Pd层。

场板35是沿着栅电极21设置的金属膜。如图4中所示，绝缘膜7被***在场板35和栅电极21之间。场板35具有例如Ti层(或Ta层)和Au层的层叠结构。

栅极焊盘31是设置在第一非有源区4ba上的栅电极21的一部分上的金属膜，并且通过形成在绝缘膜7和8中的开口与栅电极21接触而被电连接到栅电极21。在本实施例中，多个栅极焊盘31在方向D2上并排布置。每个栅极焊盘31经由键合导线被电连接到外部导线。因此，每个栅极焊盘31的表面从绝缘膜9的开口暴露。每个栅极焊盘31具有包括例如TiW层和在该TiW层上的Au层的层叠结构。

源极焊盘32是设置在包括氮化物半导体层4的有源区4a和第一非有源区4ba的部分上的金属膜。本实施例的源极焊盘32包括在方向D2上与栅极焊盘31交替布置的部分，和在源电极22上延伸并覆盖源电极22的部分(指状部分)。源极焊盘32通过在指状部分处与每个源电极22接触而电连接到每个源电极22。源极焊盘32的与栅极焊盘31并排布置的部分均从绝缘膜9的开口暴露，并且均通过穿透衬底3的金属通孔44(参见图2)电连接到背面金属膜45。本实施例的源极焊盘32包括与氮化物半导体层4接触的下层32a(见图2)。当在衬底3中形成用于形成金属通孔44的通孔3c时下层32a被用于停止蚀刻。例如，下层32a具有与栅电极21相同的层叠结构。每个源极焊盘32的除了下层32a之外的其余部分具有与栅极焊盘31相同的层叠结构，例如，包括TiW层和TiW层上的Au层的层叠结构。该层叠结构与下层32a周围的氮化物半导体层4接触。

金属通孔44是设置在从背表面3b到主表面3a穿透衬底3(生长衬底30和氮化物半导体层4)的通孔3c中的导线。金属通孔44从衬底3的背表面3b到达源极焊盘32，并与源极焊盘32接触。设置金属通孔44以通过源极焊盘32电连接设置在背表面3b上的背面金属膜45和具有低电阻的源电极22。当晶体管1A被安装在限定在接地电势(参考电势)的基底构件上时，该基底构件和背面金属膜45经由诸如烧结型Ag膏的导电键合材料被彼此电连接。结果，将接地电势施加到源电极22。

漏极焊盘33是设置在包括氮化物半导体层4的第二非有源区4bb和有源区4a的部分上的金属膜。漏极焊盘33具有与栅极焊盘31和源极焊盘32相同的层叠结构，例如，包括TiW层和TiW层上的Au层的层叠结构。漏极焊盘33包括分别在漏电极23上延伸并覆盖漏电极23的部分(指状部分)，并且通过与每个漏电极23接触而电连接到每个漏电极23。此外，漏极焊盘33中的第二非有源区4bb上设置的部分具有例如矩形形状，其纵向方向为方向D2，并且经由键合导线电连接到外部导线。因此，漏极焊盘33的部分的表面从绝缘膜9的开口被暴露。

本实施例的晶体管1A还包括设置在主表面3a上(在氮化物半导体层4上)的栅极保护部11和漏极保护部12。栅极保护部11由金属膜制成，填充在绝缘膜5至8中形成的开口，并且与氮化物半导体层4的第一非有源区4ba接触。栅极保护部11设置在边缘3aa与栅极焊盘31之间，该边缘3aa位于在方向D1中并排布置的主表面3a的一对边缘3aa和3ab(换句话说，氮化物半导体层4的一对边缘)的第一非有源区4ba上。栅极保护部11与边缘3aa和栅极焊盘31两者隔开。在所图示的示例中，栅极保护部11主要沿着方向D2(沿着主表面3a的边缘3aa)延伸。此外，栅极保护部11包括沿着主表面的侧边缘3ac延伸的部分11a和沿着主表面3a的侧边缘3ad延伸的部分11b。部分11a和11b在方向D2上并排布置。这些部分11a和11b分别从边缘3aa的附近并且在方向D1沿着侧边缘3ac和3ad延伸。栅极保护部11具有这种平面形状，并且因此从三个侧面围绕包括多个栅极焊盘31的焊盘组。

栅极保护部11通过分别与在方向D2上并排布置的多个源极焊盘32相对应而设置的导线13以低电阻与源极焊盘32电连接，并且经由源极焊盘32被电连接到源电极22。在本实施例中，栅极保护部11从源极焊盘32沿着主表面3a的边缘3aa延伸。栅极保护部11经由导线13、源极焊盘32和金属通孔44以低电阻电连接到背面金属膜45，并且被限定在与源电极22相同的电势(例如，参考电势)。

参考图3，在与栅极保护部11的延伸方向相交的方向上的栅极保护部11与主表面3a之间的接触宽度W1例如在1μm至10μm的范围内，并且在一个实施例中为6μm。栅极保护部11与主表面3a上的栅电极21之间的距离L1例如在5μm至20μm的范围内，并且在一个实施例中为15μm。栅极保护部11与衬底3的端面(边缘3aa)之间的距离L2例如在5μm至40μm的范围内，并且在一个实施例中为25μm。栅极保护部11相对于主表面3a的高度h1(在本实施例中等于栅极保护部11的厚度)例如在2μm至8μm的范围内，并且在一个示例中在4μm的范围内。

漏极保护部12由金属膜制成，填充在绝缘膜5至8中形成的开口，并与氮化物半导体层4的第二非有源区4bb接触。漏极保护部12被设置在第二非有源区4bb侧上的主表面3a的边缘3ab和漏极焊盘33之间使得与边缘3ab和漏极焊盘33两者分开。在所图示的示例中，漏极保护部12主要沿着方向D2(沿着主表面3a的边缘3ab)延伸。漏极保护部12包括沿着侧边缘3ac延伸的部分12a和沿着侧边缘3ad延伸的部分12b。这些部分12a和12b分别在方向D1中从边缘3ab的附近并沿着侧边缘3ac和3ad延伸。漏极保护部12具有这样的平面形状，并且因此从三个侧面包围包括多个漏极保护部33的焊盘组。

漏极保护部12相对于背面金属膜45、栅电极21、源电极22和漏电极23处于非导通状态。即，漏极保护部12与背面金属膜45、栅电极21、源电极22和漏电极23绝缘。本实施例的漏极保护部12经由氮化物半导体层4的第二非有源区4bb和绝缘膜(介质体)5至9被连接到电极21至23和背面金属膜45。在晶体管1A的操作期间，漏极保护部12的电势是除以根据漏极焊盘33与漏极保护部12之间的电阻值与背面金属膜45与漏极保护部12之间的电阻值之比的漏极焊盘33和背面金属膜45之间的电势差的值。因为漏极焊盘33与漏极保护部12之间的距离短于背面金属膜45和漏极保护部12之间的距离，所以漏极保护部12的电势接近于漏极焊盘33的电势。

在与漏极保护部12的延伸方向相交的方向上的漏极保护部12与主表面3a之间的接触宽度例如在1μm至10μm的范围内，并且在一个实施例中为6μm。在漏极保护部12与主表面3a上的漏极焊盘33之间的距离例如在5μm至20μm的范围内，并且在一个实施例中为15μm。漏极保护部12与衬底3的端面(边缘3ab)之间的距离例如在5μm至40μm的范围内，并且在一个实施例中为25μm。漏极保护部12相对于主表面3a的高度(等于本实施例中的漏极保护部12的厚度)例如在2μm至8μm的范围内，并且在一个示例中为4μm。

栅极保护部11和漏极保护部12与栅极焊盘31、源极焊盘32和漏极焊盘33同时形成，并且由与这些焊盘31至33相同的材料制成。即，本实施例的栅极保护部11和漏极保护部12具有与焊盘31至33相同的层叠结构，例如，包括TiW层和TiW层上的Au层的层叠结构。栅极保护部11和漏极保护部12被绝缘膜9覆盖。

将描述用于制造具有上述结构的本实施例的晶体管1A的方法。图5A至图9C是示出根据本实施例的制造方法的典型步骤的横截面图。图5A、6A、7A、8A和9A示出对应于图1中的线II-II的横截面。图5B、6B、7B、8B和9B示出对应于线III-III的横截面。图5C、6C、7C、8C和9C示出对应于线IV-IV的横截面。

首先，在生长衬底30上形成氮化物半导体层4，并且制造衬底3。具体地，首先，在生长衬底30上外延生长AlN缓冲层，在其上外延生长GaN沟道层，在其上外延生长AlGaN(或InAlN)阻挡层，并在其上外延生长GaN覆盖层。然后，通过将Ar⁺离子注入到氮化物半导体层4中除了有源区4a之外的部分中来形成非有源区4b。因此，图1至图4中所示的衬底3被制造。

接下来，如图5A至图5C中所示，绝缘膜5沉积在衬底3的主表面3a上。例如，当绝缘膜5由诸如SiN的硅化合物制成时，绝缘膜5通过等离子体CVD方法或低压CVD(LPCVD)方法沉积。在LPCVD的情况下，成膜温度为例如850℃，并且成膜压力为例如10Pa或以下。用于形成膜的原料是例如NH₃和SiH₂Cl₂。绝缘膜5的厚度例如在60nm至100nm的范围内，并且在一个实施例中为60nm。

随后，如图6C中所示，在绝缘膜5中形成与源电极22相对应的开口51。同时，在绝缘膜5中形成与漏电极23相对应的其他开口。具体地，具有对应于这些开口的开口图案的抗蚀剂掩模被形成在绝缘膜5上，并且绝缘膜5通过开口图案被蚀刻以形成这些开口。然后，通过剥离法在开口51中形成源电极22，并且在其他开口中形成漏电极23。即，在留下抗蚀剂掩模的情况下，使用物理气相沉积方法等继续地沉积用于源电极22和漏电极23的每个金属层(例如，Ti/Al/Ti或Ta/Al/Ta)。每个Ti层(或Ta层)的厚度例如在10nm至30nm的范围内(在一个实施例中为10nm)，并且Al层的厚度例如在200nm至400nm的范围内(在一个实施例中为300nm)。在与抗蚀剂掩模一起去除沉积在抗蚀剂掩模上的金属材料之后，在500℃至600℃的温度范围内(在一个实施例中为550℃)执行热处理(退火)以使源电极22和漏电极23合金化。将温度保持在500℃至600℃的范围的时间例如为1分钟。

随后，如图6A至图6C中所示，沉积覆盖绝缘膜5、源电极22和漏电极23的绝缘膜6。例如，当绝缘膜6由诸如SiN的硅化合物制成时，绝缘膜6通过等离子体CVD方法沉积。成膜温度为例如300℃，并且成膜材料为例如NH₃和SiH₄。绝缘膜6的厚度例如为100nm。通过此步骤，将要形成栅电极21的区域被双绝缘膜5和6覆盖。

随后，形成源极焊盘32的下层32a和栅电极21。首先，在绝缘膜6上沉积用于电子束的抗蚀剂(EB抗蚀剂)，并且通过EB写入在EB抗蚀剂中形成用于栅电极21和源极焊盘32的下层32a的开口图案。接下来，通过EB抗蚀剂的开口图案连续蚀刻绝缘膜6和绝缘膜5，如图7B和图7C中所示，形成穿透绝缘膜5和6的开口52和53以暴露氮化物半导体层4。然后，在开口52和源极焊盘32的下层32a中形成栅电极21，并且同时，通过使用剥离方法在开口53中形成源极焊盘32的下层32a。即，在留下EB抗蚀剂的情况下，通过使用物理气相沉积法等继续地沉积用于栅电极21和下层32a的各个金属层(例如，Ni/Au或Ni/Pd/Au)。Ni层的厚度例如在70nm至150nm的范围内(在一个实施例中为100nm)，Pd层的厚度例如在50nm至100nm的范围内(在一个实施例中未50nm)，并且Au层的厚度例如在300nm至700nm的范围内(在一个实施例中为500nm)。其后，将沉积在EB抗蚀剂上的金属材料与EB抗蚀剂一起去除。

随后，如图8A至图8C中所示，沉积绝缘膜7。首先，绝缘膜7形成在主表面3a上的整个表面上，并且覆盖绝缘膜6、栅电极21和下层32a。例如，当绝缘膜7由诸如SiN的硅化合物制成时，绝缘膜7通过等离子体CVD法沉积。成膜温度为例如300℃，并且成膜材料为例如NH₃和SiH₄。绝缘膜7的厚度例如为100nm。

随后，如图8C中所示，在绝缘膜7上沿着有源区4a上的栅电极21形成场板35。在此步骤中，使用例如剥离方法形成场板35。即，形成具有与场板35的平面形状相对应的开口图案的抗蚀剂掩模，并且使用物理气相沉积方法等继续地沉积用于场板35的每个金属层(例如，Ti(或Ni)/Au)。在一个实施例中，Ti层(或Ni层)的厚度为10nm，并且Au层的厚度为200nm。其后，将沉积在抗蚀剂掩模上的金属材料与抗蚀剂掩模一起去除。

随后，沉积覆盖绝缘膜7和场板35的绝缘膜8。最初，在整个主表面3a上形成绝缘膜8。例如，当绝缘膜8由诸如SiN的硅化合物制成时，绝缘膜8通过等离子体CVD法被沉积。成膜温度为例如300℃，并且成膜材料为例如NH₃和SiH₄。绝缘膜8的厚度为例如200nm至500nm。

随后，如图8A中所示，通过蚀刻去除下层32a上的绝缘膜7和8以形成开口，并且暴露下层32a。此时，通过连续地蚀刻下层32a周围的绝缘膜5至8，下层32a周围的氮化物半导体层4被暴露。同时，通过蚀刻去除与源极焊盘32和漏极焊盘33相对应的区域中的绝缘膜5至8以形成开口。这些开口包括源电极22上的区域和漏电极23上的区域，如图8C中所示，在该区域中，源电极22和漏电极23被暴露。这些开口包括与非有源区4b上的源极焊盘32和漏极焊盘33相对应的区域，并且在该区域中，暴露出氮化物半导体层4。同时，如图8B中所示，通过蚀刻去除与栅极焊盘31相对应的区域中的绝缘膜7和8以形成开口55，并且暴露栅电极21。此外，在此步骤中，如图8A和图8B中所示，通过蚀刻去除与栅极保护部11相对应的区域中的绝缘膜5至8以形成开口54，并且暴露氮化物半导体层4。同时，通过蚀刻去除与漏极保护部12相对应的区域中的绝缘膜5至8以形成开口，并且暴露氮化物半导体层4。具体地，在绝缘膜8上形成具有与上述开口相对应的开口图案的抗蚀剂掩模，并且通过该开口图案蚀刻绝缘膜5至8以形成这些开口。

如图9A至图9C中所示，在去除抗蚀剂掩模之后，同时形成栅极保护部11、漏极保护部12、导线13、栅极焊盘31、源极焊盘32和漏极焊盘33。具体地，通过溅射法在整个主表面3a上形成籽晶金属层(Ti/TiW/Ti/Au)。每个Ti层的厚度例如为10nm，TiW层的厚度例如为100nm，并且Au层的厚度例如为100nm。然后，在籽晶金属层上形成在将形成栅极保护部11、漏极保护部12、导线13、栅极焊盘31、源极焊盘32和漏极焊盘33的区域中具有开口的抗蚀剂掩模。此后，执行电镀过程以在抗蚀剂掩模的每个开口中形成Au层。此时，Au层的厚度例如为3μm。在电镀过程之后，去除抗蚀剂掩模，并且去除暴露的籽晶金属层。

随后，在主表面3a上的整个表面上沉积绝缘膜(钝化膜)9。例如，当绝缘膜9由诸如SiN的硅化合物制成时，绝缘膜9通过等离子体CVD法沉积。成膜温度为例如300℃，并且成膜材料为例如NH₃和SiH₄。绝缘膜9的厚度为例如200nm至500nm。然后，在非有源区4b中的栅极焊盘31、源极焊盘32和漏极焊盘33上形成绝缘膜9的开口以分别暴露栅极焊盘31、源极焊盘32和漏极焊盘33。这样，完成主表面3a侧上的过程。

随后，通过旋涂法在主表面3a上形成保护性抗蚀剂，并且该抗蚀剂覆盖主表面3a上的所有组件。然后，将支撑衬底附接到抗蚀剂。支撑衬底例如是玻璃板。然后，抛光衬底3的背表面3b以使衬底3变薄。这时，例如，使具有500μm的厚度的生长衬底30变薄到100μm。

随后，通过例如溅射法在衬底3的背表面3b和侧表面上形成籽晶金属膜(例如，TiW/Au)。在与源极焊盘32的下层32a重叠的位置处形成抗蚀剂图案之后，通过执行Ni电镀过程来形成Ni掩模。然后，去除抗蚀剂图案，并且通过蚀刻去除暴露的籽晶金属膜。由此，背表面3b的与下层32a重叠的区域通过Ni掩模的开口被暴露。当籽晶金属膜由TiW/Au制成时，可以通过使用氟基气体的反应离子蚀刻(RIE)容易地去除籽晶金属膜。

随后，通过经Ni掩模的开口蚀刻生长衬底30和氮化物半导体层4在衬底3中形成通孔3c(参见图2)。通孔3c从衬底3的背表面3b到达下层32a。由此，下层32a通过通孔3c暴露于背表面3b。然后，通过例如溅射法，在衬底3的背表面3b上和通孔3c的内表面上(包括在暴露的下层32a上)形成籽晶金属膜(例如，TiW/Au)。通过在籽晶金属膜上执行电镀，在背表面3b上形成背面金属膜45，并且在通孔3c中形成从背表面3b到达下层32a的金属通孔44。最后，将衬底3的主表面3a侧上的组件与支撑衬底分离。在清洗包括取出的衬底3的衬底产品之后，沿着切割线执行划片以将各个芯片彼此分离。通过以上步骤，完成本实施例的晶体管1A。

将与传统问题一起描述由上述本实施例的晶体管1A获得的效果。通常，背面金属膜45经由导电键合材料而导电性地键合到金属基底构件。在许多情况下，将基底构件设置为参考电势(接地电势)。在这种情况下，当将低于参考电势的负电压施加到栅电极21时，在栅极焊盘31和基底构件之间产生为负的与栅极焊盘31侧的电场。在潮湿的环境中，由于此电场，可能发生导电键合材料中包含的金属(例如，Ag、Au、Cu)的离子迁移。离子迁移是一种现象，其中离子化的金属在电场之间在物质的表面上移动。金属离子被电场吸引而移动，由于某种原因从电离状态返回到金属，并积累形成树枝晶。如果金属的树枝晶从导电键合材料中生长并且栅极焊盘31和背面金属膜45被短路，则晶体管的操作可能会出现缺陷。

近年来，已经积极地开发使用GaN、SiC、Ga₂O₃等作为主要半导体材料的宽间隙半导体器件，并将其投入实际应用。因为宽间隙半导体器件具有高耐压，所以通过增加电源电压以增加迁移率、减小电极之间的寄生电容等来增强半导体的性能。因此，在宽间隙半导体器件中，在上面提及的电场变强，并且容易发生离子迁移。

因此，本实施例的晶体管1A在主表面3a的边缘3aa与栅极焊盘31之间包括栅极保护部11。栅极保护部11被电连接到背面金属膜45，并且被限定在与背面金属膜45相同的电势(例如，参考电势)。结果，主要在栅极保护部11和栅极焊盘31之间产生电场，并且在栅极保护部11和背面金属膜45之间产生的电场小。因此，因为用于在栅极保护部11和背面金属膜45之间移动金属离子的力极弱，所以可以抑制在衬底3的侧表面上的树枝晶的生长，并且背面金属膜45和焊盘电极31之间的短路能够被减少。

本实施例的晶体管1A在主表面3a的边缘3ab和漏极焊盘33之间包括漏极保护部12。因此，可以与栅极保护部11一起抑制湿气进入有源区4a中，并且可以改进晶体管1A的耐湿性。在此，如果将漏极保护部12以低电阻电连接到栅极保护部11，则发生以下问题。通常，将正偏置电压施加到漏电极23。在使用GaN作为主要半导体材料的晶体管的情况下，到漏电极23的偏置电压是超过例如50V的高电压。当将漏极保护部12电连接到栅极保护部11时，漏极保护部12被限定为与背面金属膜45相同的电势(例如，参考电势)。因为漏极保护部12被布置为靠近漏极焊盘33，所以在漏极保护部12和漏极焊盘33之间的电场增加。漏极焊盘33的表面从绝缘膜9的开口暴露，并且湿气进入绝缘膜9和漏极焊盘33之间的边界。电场加速在漏极保护部12和漏极焊盘33之间湿气的进入。因此，晶体管1A的耐湿性被降低。

为了解决此问题，在本实施例中，漏极保护部12相对于背面金属膜45、栅电极21、源电极22以及漏电极23处于非导通状态。在这种情况下，与以低电阻将漏极保护部12电连接到栅极保护部11的情况相比，可以减小漏极保护部12与漏极焊盘33之间的电场。因此，可以抑制晶体管1A的耐湿性的降低。

如在本实施例中那样，源极焊盘32可以与栅极焊盘31并排布置在第一非有源区4ba上，并且栅极保护部11可以从源极焊盘32沿着第一非有源区4ba侧上的边缘3aa延伸。例如，通过这样的配置，可以将栅极保护部11电连接到源电极22，并且可以将栅极保护部11布置在栅极焊盘31和边缘3aa之间。

如在本实施例中那样，可以通过在漏极焊盘33和栅极焊盘31上具有开口的绝缘膜9覆盖栅极保护部11和漏极保护部12。在这种情况下，能够进一步改善晶体管1A的耐湿性。

(修改)

图10是根据上述实施例的修改的晶体管1B的局部横截面图，并且示出与图1中所示的线II-II对应的横截面图。在本修改中，与上述实施例不同，绝缘膜5至8未***在连接栅极保护部11和源极焊盘32的导线13与氮化物半导体层4之间，并且导线13和氮化物半导体层4彼此接触。即，本修改的导线13直接形成在暴露的氮化物半导体层4上。在这种情况下，导线13各自用作栅极保护部11的一部分，并且可以使上述实施例的效果更加显著。

(第二实施例)

图11是示出根据第二实施例的半导体器件100的配置的平面图。图11示出去除半导体器件100的盖的状态。半导体器件100包括第一实施例的晶体管1A、封装101、输入匹配电路106、输出匹配电路108和输出电容器109。晶体管1A、输入匹配电路106、输出匹配电路108和输出电容器109容纳在封装电路101中。封装101具有其中不执行气密密封的非气密结构。

封装101包括基底构件103、侧壁104、两个输入引线150和两个输出引线160。基底构件103是板状构件，其包括由金属制成的平坦主表面103a。基底构件103例如由铜、铜和钼的合金、铜和钨的合金、或铜板、钼板、钨板、铜和钼的合金板以及铜和钨的合金板的层叠材料制成。基底构件103的基底构件材料的表面被电镀有镍铬(镍铬铁合金)金、镍金、镍钯金、银或镍或镍钯。金、银和钯是电镀材料，并且NiCr和Ni是籽晶材料。与仅使用电镀材料的情况相比，当包含电镀材料和籽晶材料时，可以增强粘附性。基底构件103的厚度为例如0.5mm至1.5mm。基底构件103的平面形状例如是矩形。

侧壁104是由作为电介质体的陶瓷制成的大致矩形的框状构件。侧壁104包括沿着基底构件103的主表面103a在方向D1上彼此面对的一对部分141和142，以及在与方向D1交叉的方向D2上彼此面对的一对部分143和144。部分141和142沿着方向D2彼此平行地延伸，并且部分143和144沿着方向D1彼此平行地延伸。部分141至144中的每一个的垂直于延伸方向的横截面是矩形或正方形。侧壁104在主表面103a的法线方向上的高度为例如0.5mm至1.0mm。侧壁104经由诸如银钎焊的粘合材料与基底构件103的主表面103a耦合。

输入引线150和输出引线160是金属板状构件，并且在一个示例中，是铜、铜合金或铁合金的金属片。输入引线150在方向D1上具有与侧壁104的部分141的上表面耦合的一端。输入引线150通过侧壁104的部分141与基底构件103的主表面103a绝缘。输出引线160具有在方向D1上与侧壁104的部分142的上表面耦合的一端。输出引线160通过侧壁104的衬部分142与基底构件103的主表面103a绝缘。

晶体管1A、输入匹配电路106、输出匹配电路108和输出电容器109安装在基底构件103的主表面3a上的侧壁104包围的区域中。从侧壁104的部分141以此顺序设置有输入匹配电路106、晶体管1A、输出匹配电路108和输出电容器109。输入匹配电路106和输出匹配电路108例如是平行板型的电容器，每个电容器在陶瓷衬底的上表面和下表面上具有电极。

输入匹配电路106、晶体管1A和输出匹配电路108通过诸如烧结型导电膏的导电键合材料被固定在基底构件103上。导电键合材料包括Ag、Au和Cu中的至少一种。在一个实施例中，通过烧结一种烧结型银膏获得导电键合材料。用于固定晶体管1A的导电键合材料被***在晶体管1A的背面金属膜45和基底构件103的主表面103a之间，并且将它们电连接并牢固地连接。分别地，输入匹配电路106安装在晶体管1A的输入侧上，并且输出匹配电路108被安装在晶体管1A的输出侧上。输入匹配电路106与晶体管1A、晶体管1A与输出匹配电路108、输出匹配电路108与输出电容器109、以及输出电容器109与输出引线160与对应的导线(未图示)电连接。

输入匹配电路106在输入引线150和晶体管1A之间执行阻抗匹配。输入匹配电路106的一端经由键合导线电连接到输入引线150。输入匹配电路106的另一端经由键合导线电连接到晶体管1A的栅极焊盘31(参见图1)。

输出匹配电路108在晶体管1A与外部电路之间执行阻抗匹配。输出匹配电路108执行匹配，使得获得期望的输出、效率和频率特性。输出匹配电路108的一端经由键合导线电连接到晶体管1A的漏极焊盘33(见图1)。输出匹配电路108的另一端经由键合导线和输出电容器109电连接到输出引线160。

本实施例的半导体器件100包括第一实施例的晶体管1A。因此，可以抑制由于被***在晶体管1A和基底构件103的主表面103a之间的导电键合材料的离子迁移引起的树枝晶的生长，并且基底构件103的主表面103a与栅极焊盘31之间的短路能够被减小。能够抑制湿气进入有源区4a，并且能够改进晶体管1A的抗湿性。当如本实施例中那样容纳晶体管1A的封装101具有非密封结构时，晶体管1A的有用性变得更加显著。

根据本公开的场效应晶体管和半导体器件不限于上述实施例，并且可以对其进行各种其他修改。例如，在上述实施例中，金属通孔44被设置在非有源区4b中的源极焊盘32的正下方，但是可以设置在有源区4a中的源电极22的正下方(或者在形成在源电极22的开口的正下方)。在上述实施例中，栅极保护部11包括部分11a和11b，并且漏极保护部12包括部分12a和12b，但是这些部分中的至少一个可以根据需要省略。在上述实施例中，栅极保护部11、漏极保护部12和源极焊盘32具有相同的配置并且被同时形成。但是，它们可以具有不同的配置，并且可以在不同的时序处被形成。