阅读说明：本技术 光检测装置 (Optical detection device ) 是由 马场隆 枦达也 铃木祥仁 牧野健二 中村重幸 于 2019-01-24 设计创作，主要内容包括：光检测装置(1)具备由化合物半导体构成的雪崩光电二极管阵列基板(10)。电路基板(50)具有多个时间测量电路(40)及时钟驱动器(35)。各时间测量电路(40)具有延迟线部,根据延迟线(47)的动作结果,取得表示自对应的雪崩光电二极管(20)输入脉冲信号的时机的时间信息。延迟线部对应于脉冲信号输入到该时间测量电路(40)而开始延迟线(47)的动作,对应于来自时钟驱动器(35)的时钟信号输入到该时间测量电路(40)而停止延迟线(47)的动作,通过延迟线(47)的动作检测较时钟信号的周期短的时间间隔。(A photodetection device (1) is provided with an avalanche photodiode array substrate (10) composed of a compound semiconductor. The circuit board (50) has a plurality of time measurement circuits (40) and a clock driver (35). Each time measurement circuit (40) has a delay line section, and acquires time information indicating the timing of inputting a pulse signal from the corresponding avalanche photodiode (20) on the basis of the operation result of the delay line (47). The delay line section starts the operation of the delay line (47) in response to the input of a pulse signal to the time measurement circuit (40), stops the operation of the delay line (47) in response to the input of a clock signal from the clock driver (35) to the time measurement circuit (40), and detects a time interval shorter than the cycle of the clock signal by the operation of the delay line (47).)

光检测装置

技术领域

本发明涉及一种光检测装置。

背景技术

已知有一种二维排列有多个雪崩光电二极管的光检测装置(例如非专利文献1)。多个雪崩光电二极管以盖革模式进行动作。使用多个时间测量电路检测多个雪崩光电二极管中的脉冲信号的产生。多个时间测量电路根据自时钟驱动器供给的时钟信号动作。该光检测装置中，对应于多个雪崩光电二极管，二维排列有多个时间测量电路。

现有技术文献

非专利文献

非专利文献1：Brian F.Aull et al.“Geiger-Mode Avalanche Photodiodes forThree-Dimensional Imaging”LINCOLN LABORATORY JOURNAL VOLUME 13,NUMBER 2,2002

发明内容

发明所要解决的问题

二维排列有多个时间测量电路的结构中，针对每行或每列向各时间测量电路供给时钟信号。在该情况下，对于排列于同一行或同一列的多个时间测量电路，自时钟驱动器至各时间测量电路的配线距离并非一定。自时钟驱动器至该时间测量电路的配线长越长，供给至各时间测量电路的时钟信号的波形越易崩溃。具体而言，自时钟驱动器至时间测量电路的配线长越长，该时间测量电路中时钟信号自下限值达到上限值的时间、及自上限值达到下限值的时间越易变长。时钟信号自下限值达到上限值的时间是时钟信号的上升时间。时钟信号自上限值达到下限值的时间是时钟信号的下降时间。

上述光检测装置中，为了提高检测各雪崩光电二极管中的脉冲信号的产生的时间分辨率，而自时钟驱动器对各时间测量电路供给较高频率(例如500MHz)的时钟信号。若时钟信号的频率较高，即，若时钟信号的周期较短，则时钟信号的上升及下降的间隔窄。其结果，有在该时间测量电路中未适当地辨识因上述波形的崩溃而输入到该时间测量电路的时钟信号的上升及下降的担忧。若在时间测量电路中未适当地辨识时钟信号的上升及下降，则该时间测量电路中，无法适当地取得表示来自雪崩光电二极管的脉冲信号输入到该时间测量电路的时机的时间信息。若未适当地取得表示上述脉冲信号输入到各时间测量电路的时机的时间信息，则无法适当地检测出对应的雪崩光电二极管中的脉冲信号的产生。

光检测装置的检测面的面积越大，自时钟驱动器至各时间测量电路的配线距离的差也越大。因此，时钟信号的周期比较短的情况下，有光检测装置的检测面的面积越大，未适当地进行时间测量的像素电路越增加的担忧。

光检测装置中，例如有为了提高近红外(NIR)或短波长红外(SWIR)的波长区域中的灵敏度特性而通过化合物半导体构成雪崩光电二极管的情况。在该情况下，以盖革模式动作的多个雪崩光电二极管排列于通过化合物半导体形成的半导体基板。在通过化合物半导体构成雪崩光电二极管的光检测装置中，有暗计数率根据热而增加的担忧。时钟驱动器供给的时钟信号的频率越高，电力消耗越大，自该时钟驱动器产生的热量也增加。因此，上述光检测装置中，有因暗计数增加而在错误时机进行时间测量的担忧。

本发明的一个方式的目的在于，提供一种可抑制因暗计数的增加所致的测量时间的错误检测及电力消耗并且可兼得测量时间的精度的提高及光检测面的大型化的光检测装置。

解决问题的技术手段

本发明的一个方式所涉及的光检测装置具备雪崩光电二极管阵列基板及电路基板。雪崩光电二极管阵列基板由化合物半导体构成。在电路基板安装有雪崩光电二极管阵列基板。在雪崩光电二极管阵列基板，二维排列有多个雪崩光电二极管。多个雪崩光电二极管以盖革模式进行动作。各雪崩光电二极管连接于淬灭电路。电路基板具有多个时间测量电路及时钟驱动器。多个时间测量电路对应于多个雪崩光电二极管而二维排列于电路基板。时钟驱动器对多个时间测量电路供给时钟信号。各时间测量电路具有包含由串联连接的多个延迟元件构成的延迟线的延迟线部。各时间测量电路根据延迟线的动作结果取得时间信息。该取得的时间信息是表示自对应的雪崩光电二极管输入脉冲信号的时机的时间信息。延迟线部对应于自对应的雪崩光电二极管输出的脉冲信号输入到该时间测量电路而开始延迟线的动作。延迟线部对应于来自时钟驱动器的时钟信号输入到该时间测量电路而停止延迟线的动作。延迟线部通过延迟线的动作，检测较时钟信号的周期短的时间检测。

本一个方式中，通过延迟线的动作检测较时钟信号的周期更短的时间间隔。因此，即使时钟信号的周期较长，也可确保检测上述脉冲信号的产生的时间分辨率。如果时钟信号的周期长，则供给至时间测量电路的时钟信号的上升及下降间隔宽。因此，即使自时钟驱动器至时间测量电路的配线长较长，供给至该时间测量电路的上述脉冲信号的上升时间及下降时间较长，在时间测量电路中也易于辨识时钟信号的上升及下降。其结果，即使检测面的面积较大，该光检测装置也可确保时间分辨率且适当地检测出各雪崩光电二极管中脉冲信号的产生。若时钟驱动器设置于电路基板，则可削减自时钟驱动器至时间测量电路的配线长。

若时钟信号的频率降低，则可抑制电力消耗并且也可降低自该时钟驱动器产生的热量。该光检测装置中，时钟驱动器设置于与雪崩光电二极管阵列基板不同的电路基板。因此，相较于时钟驱动器形成于与雪崩光电二极管相同的基板的情况，时钟驱动器与各雪崩光电二极管之间的距离更隔开。由于时钟驱动器设置于电路基板，因而可缓和时钟驱动器被形成的密度。因此，时钟驱动器所产生的热不易传递至雪崩光电二极管。因此，可抑制测量时间的错误检测。

本一个方式中，各时间测量电路也可还具有对时钟信号进行计数的计数器。各时间测量电路也可根据计数器的动作结果及延迟线的动作结果，取得表示自对应的雪崩光电二极管输入脉冲信号的时机的时间信息。在该情况下，实现了较可仅由延迟线测量的时间更长时间的测量。

本一个方式中，也可为计数器对应于延迟线的动作停止而开始动作，与来自时钟驱动器的时钟信号同步地停止动作。在该情况下，若未自对应的雪崩光电二极管输入脉冲信号，则延迟线不动作，计数器也不动作。因此，可降低电力的消耗。

本一个方式中，也可为电路基板在每个时间测量电路具有存储器及控制该时间测量电路的控制电路。控制电路也可进行对应于重置信号输入到该控制电路的对应的时间测量电路的重置、及对应于停止信号输入到该控制电路的时钟信号向计数器的输入停止。重置信号及停止信号也可与时钟信号同步。延迟线部也可将自重置时间测量电路后自对应的雪崩光电二极管输出的脉冲信号输入到该时间测量电路至来自时钟驱动器的时钟信号输入到该时间测量电路为止进行动作的延迟元件的数量存储于存储器。计数器也可将自延迟线的动作停止至输入停止信号为止进行计数的时钟信号的数量存储于存储器。

本一个方式中，也可为自雪崩光电二极管阵列基板的厚度方向观察，多个时间测量电路二维排列于与二维排列有多个雪崩光电二极管的光检测区域重叠的区域，时钟驱动器配置于不与光检测区域重叠的区域。在该情况下，时钟驱动器所产生的热对各雪崩光电二极管带来的影响可进一步降低。

本一个方式中，也可为淬灭电路为主动淬灭电路，且形成于电路基板。有半导体基板由化合物半导体构成的情况较半导体基板由硅构成的情况更多地产生暗计数及剩余脉冲的担忧。通过主动淬灭电路形成于电路基板，易任意地实现淬灭的时间，易降低因暗计数及剩余脉冲所致的噪声。

本一个方式中，雪崩光电二极管阵列基板及电路基板也可通过凸块电极连接。在该情况下，与雪崩光电二极管阵列基板及电路基板通过直接结合等而连接的情况相比，可进一步降低时钟驱动器产生的热对各雪崩光电二极管带来的影响。

电路基板也可包含硅基板。在该情况下，具有上述时间测量电路及时钟驱动器的结构的制造工序可变得简单。

发明的效果

根据本发明的一个方式，提供了一种可抑制因暗计数的增加所致的测量时间的错误检测及电力消耗并且可兼得测量时间的精度的提高及光检测面的大型化的光检测装置。

附图说明

图1是一实施方式所涉及的光检测装置的立体图。

图2是显示光检测装置的截面结构的图。

图3是电路基板的俯视图。

图4是雪崩光电二极管阵列基板的光检测区域的俯视图。

图5是显示电路基板的结构的图。

图6是电路基板的安装区域的俯视图。

图7是显示像素电路的结构的图。

图8是显示时间测量电路的动作的时序图。

图9是显示被供给全局时钟信号的时间测量电路的图。

图10是显示供给至各时间测量电路的全局时钟信号的波形的比较的图。

图11是显示供给至各时间测量电路的全局时钟信号的波形的比较的图。

具体实施方式

以下，参照附图，对本发明的实施方式进行详细的说明。另外，说明中，对相同要素或具有相同功能的要素，使用相同符号，省略重复的说明。

首先，参照图1至图7，对本实施方式所涉及的光检测装置的全体的结构进行说明。图1是本实施方式所涉及的光检测装置的立体图。图2是显示本实施方式所涉及的光检测装置的截面结构的图。图2中，为了提高视认性而省略阴影线。图3是电路基板的俯视图。图4是显示雪崩光电二极管阵列基板的一部分的俯视图。图5是显示电路基板的结构的图。图6是显示电路基板的一部分的俯视图。图7是显示像素电路的结构的图。

如图1所示，光检测装置1具备雪崩光电二极管阵列基板10及电路基板50。以下，将“雪崩光电二极管”称为“APD”。将“雪崩光电二极管阵列基板”称为“APD阵列基板”。电路基板50与APD阵列基板10相对配置。APD阵列基板10、电路基板50在俯视时均呈矩形状。

APD阵列基板10包含互相相对的主面10A、主面10B及侧面10C。电路基板50包含互相相对的主面50A、主面50B及侧面50C。APD阵列基板10的主面10B与电路基板50的主面50A相对。与APD基板10、电路基板50的各主面平行的面为XY轴平面，与各主面正交的方向为Z轴方向。

电路基板50的侧面50C位于较APD阵列基板10的侧面10C靠XY轴平面方向的外侧。即，在俯视时，电路基板50的面积大于APD阵列基板10的面积。也可将APD阵列基板10的侧面10C及电路基板50的侧面50C设为同一面。在该情况下，在俯视时，APD基板10的外缘与电路基板50的外缘一致。

也可在APD阵列基板10的主面10A上配置玻璃基板。玻璃基板与APD阵列基板10通过光学粘结剂而光学连接。玻璃基板也可直接形成于APD阵列基板10上。也可将APD阵列基板10的侧面10C及玻璃基板的侧面设为同一面。在该情况下，在俯视时，APD基板10的外缘与玻璃基板的外缘一致。另外，也可将APD阵列基板10的侧面10C、电路基板50的侧面50C及玻璃基板的侧面设为同一面。在该情况下，在俯视时，APD阵列基板10的外缘、电路基板50的外缘及玻璃基板的外缘一致。

APD阵列基板10具有由化合物半导体构成的N型的半导体基板11。半导体基板11具有形成主面10A的由InP构成的基板12。在基板12上，自主面10A侧向主面10B侧依次形成有由InP构成的缓冲层13、由InGaAsP构成的吸收层14、由InGaAsP构成的电场缓和层15、及由InP构成的倍增层16。吸收层14也可由InGaAs构成。半导体基板11也可由GaAs、InGaAs、AlGaAs、InAlGaAs等形成。

如图2所示，APD阵列基板10安装于电路基板50。APD阵列基板10及电路基板50通过凸块电极70连接。具体而言，自APD阵列基板10的厚度方向观察，APD阵列基板10如图3所示在配置于电路基板50的中央的安装区域α上由凸块电极70连接。本实施方式中，安装区域α具有矩形状。

APD阵列基板10具有以盖革模式动作的多个APD20。多个APD20如图4所示，自APD阵列基板10的厚度方向观察，二维排列于该半导体基板11的光检测区域β。光检测区域β具有矩形状，自APD阵列基板10的厚度方向观察，与电路基板50的安装区域α重叠。各APD20自APD阵列基板10的厚度方向观察，被绝缘部21包围。各APD20具有通过自主面10B侧向倍增层16掺杂杂质而形成的P型的主动区域22。掺杂的杂质例如为Zn(锌)。绝缘部21例如通过在由湿蚀刻或干蚀刻形成的沟槽内形成聚酰亚胺膜而构成。主动区域22自厚度方向观察形成为圆形状，绝缘部21沿主动区域22的边缘形成为圆环状。绝缘部21在APD阵列基板10的厚度方向上自半导体基板11的主面10B侧到达基板12。

APD阵列基板10具有绝缘层23及多个电极垫24。绝缘层23在主面10B侧覆盖半导体基板11。电极垫24在每个APD20，在主面10B侧形成于半导体基板11上，与主动区域22相接。电极垫24自绝缘层23露出，通过凸块电极70并连接于电路基板50。

电路基板50具有主面50A及主面50B，通过凸块电极70并在主面50A侧连接于APD阵列基板10。电路基板50如图5所示具有接口电路31、存储器32、PLL(Phase Locked Loop(锁相回路))33、行(row)随机存取译码器34、时钟驱动器35、多个像素电路36、列(column)随机存取译码器37、以及I/O端口38。

接口电路31例如与SPI(Serial Peripheral Interface(串行周边接口))母线对应。接口电路31接收自外部输入的SCLK(Serial Clock(串行时钟))、CS(Chip Select(芯片选择))、MOSI(Master Output/Slave Input(主机输出/从机输入))、MISO(Master Input/Slave Output(主机输入/从机输出))等数字信号，将信号所包含的缓存器的设定信息存储于存储器32。

PLL33基于自外部输入的主时钟(MCLK：Master Clock)及存储于存储器32的数据而产生全局时钟信号，将产生的全局时钟信号发送至时钟驱动器35。PLL33包含可编程分频器，参照存储于存储器32的数据而设定分频数。即，可对应于自外部向接口电路31的输入，将PLL33的分频数设定为任意值。本实施方式中，自外部输入的主时钟的频率为10MHz，PLL33所产生的全局时钟信号的频率为200MHz。PLL33将控制各像素电路36的时间测量电路40的控制偏压与全局时钟信号一起输出。

时钟驱动器35对各像素电路36供给全局时钟信号。多个像素电路36分别通过凸块电极70并电连接于对应的APD20。对各像素电路36输入来自对应APD20的脉冲信号，各像素电路36处理输入的该脉冲信号。各像素电路36所处理的信号在对应于来自行随机存取译码器34及列随机存取译码器37的信号的时机，向I/O端口38输出。

多个像素电路36自APD阵列基板10的厚度方向观察，与各APD20对应地二维排列于与光检测区域β重叠的安装区域α。PLL33及时钟驱动器35如图3所示，自APD阵列基板10的厚度方向观察，配置于不与光检测区域β重叠的非安装区域γ。

电路基板50如图2所示，在安装区域α上具有硅基板51及层叠于硅基板51上的配线层52。配线层52在各像素电路36中具有电极垫54、多个通孔55、配置于互相不同层的多个金属层56、形成MOSFET(Metal-oxide-semiconductor field-effect transistor(金属氧化物半导体场效应晶体管))的多个栅极57、多个读出母线58及绝缘层59。电极垫54在主面50A侧，在每个像素电路36形成，通过凸块电极70并连接于APD阵列基板10的电极垫24。即，电极垫54如图6所示，在主面50A侧二维排列。

读出母线58连接于I/O端口38。读出母线58配置于较主面50B更靠近主面50A。因此，该配置可降低产生于读出母线58的寄生电容。因此，检测器的检测面较大的情况下，也可减少延迟地读出来自像素电路的输出信号。产生于读出母线58的上述寄生电容因硅基板51及形成于其周边的电路的影响而产生。

多个通孔55贯通绝缘层59而形成，将电极垫54、多个金属层56及多个栅极57电连接。各APD20通过电极垫24、凸块电极70、电极垫54、多个通孔55及多个金属层56并连接于对应的像素电路36的栅极57。在硅基板51，在每个像素电路36形成有多个阱60。在多个阱60，形成有对应于各栅极57的源极61及漏极62。

各像素电路36如图7所示，具有时间测量电路40、主动淬灭电路41、控制电路42及可读取的存储器43。即，在每个时间测量电路40配置有主动淬灭电路41、控制电路42及存储器43。多个时间测量电路40自APD阵列基板10的厚度方向观察，二维排列于电路基板50的安装区域α。至少时间测量电路40由通过栅极57、源极61及漏极62构成的MOSFET构成。

主动淬灭电路41形成于电路基板50，通过电极垫24、凸块电极70及电极垫54并连接于对应的APD20。自对应的APD20输出的脉冲信号通过主动淬灭电路41并输入到控制电路42。对主动淬灭电路41也自未图示的配线施加调整淬灭时间的偏压。

对控制电路42输入来自对应的APD20的脉冲信号、自时钟驱动器35供给的全局时钟信号、重置信号及停止信号。重置信号及停止信号例如在控制电路基板50的外部的端口上产生。控制电路42对时间测量电路40供给来自对应的APD20的脉冲信号及来自时钟驱动器35的全局时钟信号。控制电路42接收重置信号并将对应的时间测量电路40重置，接收来自APD20的脉冲信号并指示该时间测量电路40的动作开始。重置信号将控制电路42及该时间测量电路40重置并设为待机状态。控制电路42对应于自电路基板50的外部的端口输入指示对应的时间测量电路40的动作的停止的停止信号而停止时钟信号向粗计数器部45的输入。停止信号与输入的全局时钟信号同步。

在存储器43存储有自时间测量电路40输出的信号。存储于存储器43的信号对应于来自行随机存取译码器34及列随机存取译码器37的信号，通过读出母线58并向I/O端口38输出。

各时间测量电路40具有检测较全局时钟信号的周期更短的时间间隔的精细部44、及对全局时钟信号进行计数的粗计数器部45。精细部44包含于延迟线部。粗计数器部45包含于计数器。各时间测量电路40基于精细部44的动作结果及时钟驱动器35所产生的全局时钟信号，取得表示自对应的APD20输入脉冲信号的时机的时间信息。本实施方式中，各时间测量电路40根据存储于存储器43的精细部44的动作结果及粗计数器部45的动作结果，测量自从对应的APD20输入脉冲信号至输入停止信号为止的时间。由此，可对停止信号导出自对应的APD20输入脉冲信号的时机。

精细部44包含串联连接有多个延迟元件46的延迟线47及编码器48。本实施方式中，多个延迟元件46是串联连接的16个缓冲器。各延迟元件46具有同一延迟量。在同一延迟量中包含在时间测量电路40中不会对测量的时间带来影响的程度的误差。各延迟元件46中的延迟量是较全局时钟信号的周期更短的时间间隔。通过自PLL33供给的控制偏压，控制各延迟元件46。编码器48将延迟线47所延迟的延迟量存储于存储器43。即，将延迟线47的动作结果存储于存储器43。粗计数器部45对全局时钟信号进行计数，将计数的结果存储于存储器43。即，将粗计数器部45的动作结果存储于存储器43。

参照图8，针对时间测量电路40的具体动作进行说明。控制电路42对应于重置信号Reset的输入，与全局时钟信号Global CLK的上升同步地进行重置(图8中时机t1)。重置信号Reset表示激光等光源的发光，且在控制电路基板50的端口上产生。精细部44对应于重置信号Reset重置控制电路42后，对应于自连接于该精细部44的APD20输出的脉冲信号SPADIN输入到时间测量电路40而开始延迟线47的动作(图8中时机t2)。精细部44对应于开始延迟线47的动作后的全局时钟信号Global CLK输入到时间测量电路40而停止延迟线47的动作(图8中时机t3)。

精细部44自输入从APD20输出的脉冲信号至输入下一全局时钟信号的上升为止，继续延迟线47的动作。具体而言，在精细部44中，自对应的APD20输出的脉冲信号输入到时间测量电路40，脉冲在延迟线47传播。在传播的脉冲到达延迟线47的端部之前，输入全局时钟的上升。

编码器48产生对应于来自延迟线47的信号(图8的Delay Line所示的信号)而变化的信号(图8的Fine Encode所示的信号)，对延迟线47的延迟元件46动作的级数进行计数并转换成二进制的信号。由于各延迟元件46中的延迟量是较全局时钟信号的周期短的时间间隔，因而精细部44通过延迟线47的动作，检测较全局时钟信号的周期短的时间间隔。具体而言，编码器48对自在对应的时间测量电路40重置后自对应的APD20输出的脉冲信号输入到上述时间测量电路40至全局时钟信号输入到上述时间测量电路40为止进行动作的延迟元件的数量进行计数。图8所示的例子中，编码器48将动作的延迟元件46的数量设为4。

编码器48将动作的延迟元件46的数量存储于存储器43。编码器48以二进制表示动作的延迟元件46的数量。即，编码器48以二进制表现自延迟线47的动作开始至停止为止的时间间隔，用户可通过将该二进制值与延迟元件46的延迟量相乘而获知测量时间。编码器48将二进制数据存储于存储器43。

若延迟线47的动作停止，则粗计数器部45开始动作。若粗计数器部45开始动作，则对全局时钟信号的上升进行计数，直至停止信号输入到控制电路42为止。具体而言，粗计数器部45产生对应于全局时钟信号的上升而变化的信号Coarse Count，并进行全局时钟信号的计数。

粗计数器部45通过控制电路42的控制而停止动作。换言之，若控制电路42自电路基板50的外部输入停止信号Stop(图8中时机t4)，则停止全局时钟信号向粗计数器部45的输入。即，本实施方式中，粗计数器部45对应于延迟线47的动作停止而开始动作，对应于停止信号输入到控制电路42而停止动作。由于停止信号与全局时钟信号同步，因而粗计数器部45与全局信号同步地停止动作。

图8所示的例子中，粗计数器部45将全局时钟信号的上升的数量设为5。粗计数器部45将计数的数量存储于存储器43。换言之，粗计数器部45将自延迟线47的动作停止至输入停止信号为止进行计数的全局时钟信号的数量存储于存储器43。可通过对以粗计数器部45计数的数量乘以全局时钟信号的周期，运算自精细部44的延迟线47停止至输入停止信号为止的时间。

如上所述，时间测量电路40在精细部44中，将自输入来自APD20的脉冲信号至输入全局时钟信号的上升为止的延迟量、即时间间隔存储于存储器43。时间测量电路40在粗计数器部45中，将自精细部44的延迟线47的动作停止至输入停止信号为止的全局时钟信号的上升的数量存储于存储器43。即，时间测量电路40根据精细部44中的延迟线的动作结果及粗计数器部45的动作结果，测量自从对应的APD20输入脉冲信号至输入停止信号为止的时间。因此，时间测量电路40取得表示相对于停止信号自APD20输入脉冲信号的时机的时间信息。

接着，参照图9至图11，针对光检测装置1的作用效果进行说明。图9显示被供给全局时钟信号的时间测量电路。图10及图11显示供给至各时间测量电路的全局时钟信号的波形的比较。

时钟驱动器35对二维排列于安装区域α的多个时间测量电路40的每行供给全局时钟信号。图9显示以100μm间距排列于相同的行的N个时间测量电路40₁～40_N与时钟驱动器35的电连接关系。“N”是任意整数。如图9所示，排列于相同行的时间测量电路40₁～40_N通过连接于时钟驱动器35的1条线而互相并联连接。在N个时间测量电路40₁～40_N中，时间测量电路40₁与时钟驱动器35的配线距离最小。在N个时间测量电路40₁～40_N中，时间测量电路40_N与时钟驱动器35的配线距离最大。

图10及图11显示自时钟驱动器35输出的全局时钟信号的周期为5ns(频率为200MHz)的情况下供给至时间测量电路40₁及时间测量电路40_N的全局时钟信号的波形。图10所示的图表中，横轴的单位是相位(ns)，纵轴的单位是电压(V)。

图10显示时间测量电路40₁与时间测量电路40₃₂的比较。图11显示时间测量电路40₁与时间测量电路40₁₂₈的比较。换言之，图10显示供给至排列于相同行的时间测量电路40中最靠近时钟驱动器35的时间测量电路40的全局时钟信号的波形与自时钟驱动器35供给至第32号时间测量电路40的全局时钟信号的波形的比较。图11显示供给至排列于相同行的时间测量电路40中最靠近时钟驱动器35的时间测量电路40的全局时钟信号的波形与自时钟驱动器35供给至第128号时间测量电路40的全局时钟信号的波形的比较。

如图10及图11所示，时间测量电路40₁及时间测量电路40₁₂₈中供给的全局时钟信号的波形的差异较时间测量电路40₁及时间测量电路40₃₂中供给的全局时钟信号的波形的差异更大。这样，自时钟驱动器35至时间测量电路40的距离越隔开，越显著地表现出供给至时间测量电路40的全局时钟信号的波形的崩溃。

全局时钟信号的频率为200MHz的情况下，上升至下降的周期为2.5ns。时间测量电路40₁₂₈中，电压自下限值达到上限值的时间、即上升时间、及自上限值达到下限值的时间、即下降时间为约2.5ns。因此，若将全局时钟信号的频率设定为高于200Hz，则周期短于上升时间及下降时间，因而有无法适当地在时间测量电路40或控制电路42辨识出全局时钟信号的上升的担忧。即，时间测量电路40₁₂₈中，因波形崩溃的影响，有无法适当地检测出脉冲信号自APD20输入到时间测量电路40后延迟线47停止动作且粗计数器部45开始动作的时机的担忧。换言之，以100μm间距排列有时间测量电路40的情况下，在具有自时钟驱动器35至第128号后的时间测量电路40的像素中，有无法适当地记录APD20中的脉冲信号的到达时刻的担忧。

光检测装置1中，各时间测量电路40根据延迟线47的动作结果，取得表示脉冲信号自对应的APD20输入到该时间测量电路40的时机的时间信息。精细部44通过延迟线47的动作，检测较全局时钟信号的周期更短的时间间隔。

这样，由于通过延迟线47的动作，检测较全局时钟信号的周期更短的时间间隔，因而即使全局时钟信号的周期较长，也可确保检测上述脉冲信号的产生的时间分辨率。若全局时钟信号的周期较长，则供给至时间测量电路40的全局时钟信号的上升及下降间隔较宽。因此，即使自时钟驱动器35至时间测量电路40的配线长较长，且由此使供给至该时间测量电路40的上述脉冲信号的上升时间及下降时间较长，在时间测量电路40中也易于辨识全局时钟信号的上升及下降。即，通过兼得测量时间的精度的提高及光检测面的大型化，而可提高光检测精度。

例如，图11所示的例子中，若将全局时钟信号的频率抑制为200MHz，则以100μm的间距配置有时间测量电路40的情况下，自时钟驱动器35至第128号的时间测量电路40不易受到因波形的崩溃所致的影响。因此，即使检测面的面积较大，该光检测装置也可确保时间分辨率且可适当地检测出各APD20中脉冲信号的产生。若将时钟驱动器35设置于电路基板50，则可削减自时钟驱动器35至时间测量电路40的配线长。

若全局时钟信号的频率降低，则可抑制电力消耗，且也可降低自该时钟驱动器35产生的热量。由于时钟驱动器35设置于与APD阵列基板10不同的电路基板50，因而相较于时钟驱动器35形成于与APD20相同的基板的情况，时钟驱动器35与各APD20之间的距离更隔开。由于时钟驱动器35设置于电路基板50，因而可缓和时钟驱动器35被形成的密度。因此，时钟驱动器35所产生的热不易传递至APD20。因此，可抑制测量时间的错误检测。

各时间测量电路40具有对全局时钟信号进行计数的粗计数器部45。各时间测量电路40根据粗计数器部45的动作结果及延迟线47的动作结果，取得表示自对应的APD20输入脉冲信号的时机的时间信息。因此，实现了较可仅由延迟线测量的时间更长时间的测量。

粗计数器部45对应于延迟线47的动作停止而开始动作，与来自时钟驱动器35的全局时钟信号同步地停止动作。在该情况下，若未自对应的APD20输入脉冲信号，则延迟线47不动作，粗计数器部45也不动作，因而可降低电力的消耗。

自APD阵列基板10的厚度方向观察，多个时间测量电路40二维排列于与二维排列有多个APD20的光检测区域β重叠的安装区域α，时钟驱动器35配置于不与光检测区域β重叠的非安装区域γ。因此，可进一步降低时钟驱动器35所产生的热对各APD20带来的影响。

连接于APD20的淬灭电路是主动淬灭电路41，且形成于电路基板50。有半导体基板11由化合物半导体构成的情况较半导体基板11由硅构成的情况更多地产生暗计数及剩余脉冲的担忧。通过将主动淬灭电路41形成于电路基板50，而易任意实现淬灭的时间，易降低因暗计数及剩余脉冲所致的噪声。

APD阵列基板10及电路基板50通过凸块电极70连接。因此，与APD阵列基板10及电路基板50通过直接结合等而连接的情况相比，可进一步降低时钟驱动器35所产生的热对各APD20带来的影响。

电路基板50也可包含硅基板51。在该情况下，具有上述时间测量电路40及时钟驱动器35的结构的制造工序可变得简单。

以上，对本发明的实施方式进行了说明，但本发明并非限定于上述实施方式，在不脱离其主旨的范围内可进行各种变更。

本实施方式中，粗计数器部45对自精细部44的延迟线47的动作停止至输入停止信号为止的全局时钟信号的上升的数量进行计数。但是，粗计数器部45也可对自重置信号输入到控制电路42至延迟线47的动作停止为止的全局时钟信号的上升的数量进行计数。换言之，粗计数器部45也可对图8中的时机t1至时机t3为止的全局时钟信号的上升的数量进行计数。在该情况下，自粗计数器部45的动作结果，减去自基于该计数输入来自APD20的脉冲信号至输入全局时钟信号的上升为止的时间间隔。由此，可运算自输入重置信号至输入来自APD20的脉冲信号为止的时间间隔。即，可通过自粗计数器部45的动作结果减去精细部44中的动作结果而运算自输入重置信号至输入来自APD20的脉冲信号为止的时间间隔。在该情况下，各时间测量电路40取得表示相对于重置信号输入来自APD20的脉冲信号的时机的时间信息。

时间测量电路40也可不具有粗计数器部45。在该情况下，精细部44检测自输入来自APD20的脉冲信号至输入停止信号为止的时间间隔。即，在该情况下，各时间测量电路40也取得表示相对于停止信号输入来自APD20的脉冲信号的时机的时间信息。在该情况下，可使时间测量电路的结构变得简单。

本实施方式中，时间测量电路40基于各脉冲信号的上升而动作，但也可基于下降而动作。

符号的说明

1…光检测装置、10…APD阵列基板、20…APD、35…时钟驱动器、40…时间测量电路、44…精细部、45…粗计数器部、50…电路基板、70…凸块电极、α…安装区域、β…光检测区域、γ…非安装区域。