阅读说明：本技术 5G民用射频GaN基HEMT器件、MOS-HEMT器件及制备方法 (5G civil radio frequency GaN-based HEMT device, MOS-HEMT device and preparation method ) 是由 马晓华 宓珉瀚 周雨威 张濛 王鹏飞 于 2020-06-01 设计创作，主要内容包括：本发明涉及一种5G民用射频GaN基HEMT器件、MOS-HEMT器件及制备方法,GaN基HEMT器件制备方法包括：在Si衬底上依次生长碳掺杂GaN缓冲层、非故意掺杂GaN缓冲层、AlN插入层和InAlN势垒层,碳掺杂GaN缓冲层和非故意掺杂GaN缓冲层组成GaN缓冲层；在InAlN势垒层上制备源电极和漏电极；在InAlN势垒层、AlN插入层和非故意掺杂GaN缓冲层中制备GaN基HEMT器件的电学隔离；在InAlN势垒层上制备钝化层；在钝化层中制备栅脚凹槽,使栅脚凹槽贯穿钝化层；在栅脚凹槽中和钝化层上制备栅电极。该制备方法属于传统制备工艺,生产效率高,避免高成本复杂工艺如再生长技术的引入,从优化异质结材料的角度以较低成本实现高性能低电压器件,有利于GaN基HEMT器件在5G低成本民用市场中的推广。(The invention relates to a 5G civil radio frequency GaN-based HEMT device, an MOS-HEMT device and a preparation method thereof, wherein the preparation method of the GaN-based HEMT device comprises the following steps: growing a carbon-doped GaN buffer layer, an unintended doped GaN buffer layer, an AlN insert layer and an InAlN barrier layer on a Si substrate in sequence, wherein the carbon-doped GaN buffer layer and the unintended doped GaN buffer layer form the GaN buffer layer; preparing a source electrode and a drain electrode on the InAlN barrier layer; preparing electrical isolation of the GaN-based HEMT device in the InAlN barrier layer, the AlN insert layer and the unintentionally doped GaN buffer layer; preparing a passivation layer on the InAlN barrier layer; preparing a gate pin groove in the passivation layer, and enabling the gate pin groove to penetrate through the passivation layer; and preparing a gate electrode in the gate pin groove and on the passivation layer. The preparation method belongs to the traditional preparation process, has high production efficiency, avoids the introduction of high-cost complex processes such as a regrowth technology, realizes a high-performance low-voltage device with lower cost from the perspective of optimizing heterojunction materials, and is beneficial to the popularization of GaN-based HEMT devices in a 5G low-cost civil market.)

5G民用射频GaN基HEMT器件、MOS-HEMT器件及制备方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种5G民用射频GaN基HEMT器件、MOS-HEMT器件及制备方法。

背景技术

收发系统中的射频功率放大器，其技术成熟的核心元件通常包括GaAs基HBT、pHEMT器件或Si基LDMOS器件。随着氮化物材料生长技术和器件工艺水平的提高，在4G时代，GaN基HEMT器件凭借其高工作频率、大输出功率密度、高效率等特点，在宏基站应用中大放异彩，其工作电压通常较高。伴随着5G时代的来临，信息中转与传送的任务不再完全由宏基站承担，而出现了宏基站和工作电压较低的微基站共同配合工作的局面。此外，5G时代的低电压应用还包括高数据传输速率、低延迟的5G终端及5G WIFI等。尽管以上应用的具体工作电压有高有低，但相比于高工作电压的宏基站应用，都属于5G低电压应用。

2013年，TriQuint Semiconductor报道了基于InAlN/GaN异质结的HEMT器件，能够在6V工作电压下，输出功率密度(Pout)达到1.5～2.3W/mm，功率附加效率(PAE)达到62％～69％@10GHz；在9V工作电压下，Pout达到3～4.1W/mm，PAE达到54％～66％@10GHz；在8V工作电压下，Pout达到2.6W/mm，PAE达到39.6％@30GHz。2015年，Intel报道了基于GaN技术的HEMT器件，能够在3.5V工作电压下，Pout达到0.55W/mm，PAE达到80％@2GHz，这是国际上首次将GaN器件的应用拓展到低压移动终端领域；同时指出，在相同工作条件下，相比于GaAs基和Si基RF器件，GaN器件更容易兼顾大的Pout和高的PAE。

上述报道表明，GaN基HEMT器件在低电压情况下具有良好的射频功率特性，以及相比于GaAs基和Si基器件在功率密度和效率方面具有优势。然而，5G低压应用主要面向民用，应在保证性能满足要求的前提下，尽量降低成本。以上报道提到的GaN器件制备中，均采用了传统工艺不兼容且工艺难度大、生产效率低、制造成本高的源漏再生长技术以减小寄生电阻提升性能，这将不利于GaN器件在5G低成本民用市场中的推广；再者，上述器件关态漏电大，导致击穿电压低，分别为20V和8V，考虑到最大安全工作电压与击穿电压的关系，这将使得上述器件仅适合于某些特定电压(10V和4V)以下的应用，无法面向更多的低电压应用。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种5G民用射频GaN基HEMT器件、MOS-HEMT器件及制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种5G民用射频GaN基HEMT器件的制备方法，所述5G民用射频GaN基HEMT器件的工作电压范围为1～6V，所述制备方法包括步骤：

S1、在衬底上依次生长碳掺杂GaN缓冲层、非故意掺杂GaN缓冲层、AlN***层和InAlN势垒层，其中，所述碳掺杂GaN缓冲层和所述非故意掺杂GaN缓冲层组成GaN缓冲层；

S2、在所述InAlN势垒层上制备源电极和漏电极；

S3、在所述InAlN势垒层、所述AlN***层和所述非故意掺杂GaN缓冲层中制备所述GaN基HEMT器件的电学隔离；

S4、在所述InAlN势垒层上制备钝化层；

S5、在所述钝化层中制备栅脚凹槽，使得所述栅脚凹槽贯穿所述钝化层；

S6、在所述栅脚凹槽中和所述钝化层上制备栅电极。

在本发明的一个实施例中，所述衬底的材料包括Si。

在本发明的一个实施例中，所述碳掺杂GaN缓冲层的掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3。

在本发明的一个实施例中，所述InAlN势垒层的材料包括In_0.17Al_0.83N，所述InAlN势垒层的厚度为8～13nm。

在本发明的一个实施例中，所述InAlN势垒层和所述GaN缓冲层形成InAlN/GaN异质结，所述InAlN/GaN异质结的方块电阻为180～250Ω/sq。

本发明的另一个实施例提供了一种5G民用射频GaN基HEMT器件，所述5G民用射频GaN基HEMT器件的工作电压范围为1～6V，采用如上述实施例所述的制备方法制得。

本发明的又一个实施例提供了一种5G民用射频GaN基MOS-HEMT器件的制备方法，所述5G民用射频GaN基MOS-HEMT器件的工作电压范围为6～20V，所述制备方法包括步骤：

S1、在衬底上依次生长碳掺杂GaN缓冲层、非故意掺杂GaN缓冲层、AlN***层和InAlN势垒层，其中，所述碳掺杂GaN缓冲层和所述非故意掺杂GaN缓冲层组成GaN缓冲层；

S2、在所述InAlN势垒层上制备源电极和漏电极；

S3、在所述InAlN势垒层、所述AlN***层和所述非故意掺杂GaN缓冲层中制备所述GaN基MOS-HEMT器件的电学隔离；

S4、在所述InAlN势垒层上制备钝化层；

S5、在所述钝化层中制备栅脚凹槽，使得所述栅脚凹槽贯穿所述钝化层；

S6、对所述栅脚凹槽中的所述InAlN势垒层进行N₂O等离子体氧化处理，形成介质层；

S7、在所述栅脚凹槽中、所述介质层和所述钝化层上制备栅电极。

在本发明的一个实施例中，所述N₂O等离子体氧化处理的工艺条件为：RF功率为300W，RF频率为13.56MHz，直流偏压为60V，N₂O流量为100sccm，N₂流量为100sccm，腔室压力为600mTorr，温度为250℃，处理时间为20min。

在本发明的一个实施例中，所述介质层的厚度为1～5nm。

本发明的再一个实施例提供了一种5G民用射频GaN基MOS-HEMT器件，所述5G民用射频GaN基MOS-HEMT器件的工作电压范围为6～20V，采用如上述实施例所述的制备方法制得。

与现有技术相比，本发明的有益效果：

1、本发明工作电压范围为1～6V的GaN基HEMT器件的制备方法属于传统制备工艺，生产效率高，避免高成本复杂工艺如再生长技术的引入，从优化异质结材料的角度以较低成本实现高性能低电压器件，有利于GaN基HEMT器件在5G低成本民用市场中的推广。

2、本发明的制备方法采用具有低方块电阻的InAlN/GaN异质结，降低了寄生电阻以增大输出电流密度和功率密度，同时降低了焦耳热耗散以提升效率；另外，采用掺碳的GaN缓冲层，降低了缓冲层背景载流子浓度以降低缓冲层漏电和关态漏电，进而降低了静态功耗以提升效率；通过采用低方块电阻的InAlN/GaN异质结和C掺杂GaN缓冲层，从异质结材料优化的角度以低成本实现器件高性能。

3、本发明工作电压范围为6～20V的GaN基MOS-HEMT器件的制备方法与传统制备工艺兼容，生产效率高，避免高成本复杂工艺如再生长技术的引入，同时结合异质结材料的优化，以较低成本实现高性能低电压器件，有利于GaN基MOS-HEMT器件在5G低成本民用市场中的推广。

4、本发明通过制备GaN基HEMT和MOS-HEMT两款器件形成组合，供给多种5G低电压场景采用，实现5G低压应用全覆盖。

附图说明

图1为本发明实施例提供的一种5G民用射频GaN基HEMT器件制备方法的流程示意图；

图2a～图2f为本发明实施例提供的一种5G民用射频GaN基HEMT器件制备方法的过程示意图；

图3为本发明实施例提供的一种5G民用射频GaN基MOS-HEMT器件制备方法的流程示意图；

图4a～图4g为本发明实施例提供的一种5G民用射频GaN基MOS-HEMT器件制备方法的过程示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1和图2，图1为本发明实施例提供的一种5G民用射频GaN基HEMT器件制备方法的流程示意图，图2a～图2f为本发明实施例提供的一种5G民用射频GaN基HEMT器件制备方法的过程示意图。该5G民用射频GaN基HEMT器件的工作电压范围为1～6V；也就是说，该5G民用射频GaN基HEMT器件的制备方法适用于5G低电压民用领域，其中，低电压是指工作电压低于20V，相对于宏基站应用的高工作电压而言的，5G低电压应用包括但不限于微基站、5G终端、5G WIFI等。

具体地，该5G民用射频GaN基HEMT器件的制备方法包括步骤：

S1、在衬底11上依次生长碳掺杂GaN缓冲层12、非故意掺杂GaN缓冲层13、AlN***层14和InAlN势垒层15，其中，碳掺杂GaN缓冲层12和非故意掺杂GaN缓冲层13组成GaN缓冲层10。请参见图2a。

具体地，利用金属有机化合物化学气相沉淀(Metal-organic Chemical VaporDeposition，MOCVD)设备在衬底11上依次生长碳掺杂GaN缓冲层12、非故意掺杂GaN缓冲层13、AlN***层14和InAlN势垒层15，其中，碳掺杂GaN缓冲层12和非故意掺杂GaN缓冲层13共同组成GaN缓冲层10，GaN缓冲层10与InAlN势垒层15形成InAlN/GaN异质结。

其中，衬底11的材料选用Si，Si衬底材料晶圆尺寸大且成本较低，有利于GaN基HEMT器件在5G低成本民用市场的推广。

GaN缓冲层10的厚度为1～3μm；其中，碳掺杂GaN缓冲层12的厚度可以为1～2μm，例如本实施例选用1.5μm；非故意掺杂GaN缓冲层13的厚度可以为200～350nm，例如，本实施例选用200nm。进一步地，由于碳掺杂GaN缓冲层12中碳的掺杂浓度较低时，缓冲层背景载流子浓度仍然较高，无法降低缓冲层漏电和关态漏电；而当碳掺杂GaN缓冲层12中碳的掺杂浓度较高时，会使得晶体质量恶化，因此，本实施例中碳掺杂GaN缓冲层12中碳的掺杂浓度选取1×10¹⁸～1×10¹⁹cm^-3，该浓度范围可以有效平衡碳掺杂过多或过少时的弊端，优选的碳的掺杂浓度为2×10¹⁸cm^-3。

AlN***层14的厚度为1nm，1nm厚度的AlN可以使得InAlN/GaN异质结材料的电子迁移率达到最大，从而提升GaN器件的性能。

InAlN势垒层15的材料包括In_0.17Al_0.83N，其厚度为8～13nm，该厚度范围下，二维电子气密度较大，从而使得异质结的方块电阻较小，进而可以降低器件的寄生电阻以提升GaN器件的性能。

进一步地，本实施例中InAlN/GaN异质结具有较低的方块电阻，其方块电阻为180～250Ω/sq，较低的方块电阻可以降低器件的寄生电阻，从而以增大输出电流密度和功率密度，同时降低器件的焦耳热耗散从而提升效率。

S2、在InAlN势垒层15上制备源电极16和漏电极17。请参见图2b。

具体地，利用电子束蒸发设备，在InAlN势垒层15上淀积Ti/Al/Ni/Au＝22/160/55/45nm的欧姆叠层金属，然后在N₂氛围中840℃下快速热退火50s，从而形成源电极16和漏电极17。

S3、在InAlN势垒层15、AlN***层14和非故意掺杂GaN缓冲层13中制备GaN基HEMT器件的电学隔离区域18。请参见图2c。

具体地，首先，在InAlN势垒层15表面制备隔离区域，使得源电极16和漏电极17位于隔离区域的内部；然后，利用离子注入设备，从隔离区域外部向InAlN势垒层15、AlN***层14和部分非故意掺杂GaN缓冲层13中注入B，从而形成GaN器件的电学隔离区域18。

S4、在InAlN势垒层15和电学隔离区域18上制备钝化层19。请参见图2d。

具体地，首先，利用等离子体增强化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)设备在器件表面(包括InAlN势垒层15、源电极16、漏电极17和电学隔离区域18)淀积120nmSiN；然后，利用感应耦合等离子体刻蚀(Inductively CoupledPlasma，ICP)刻蚀设备采用干法刻蚀的方法将欧姆金属(即源电极16和漏电极17)上的SiN去除，干法刻蚀工艺条件为：刻蚀气体为CF₄/O₂，流量为25/5sccm，腔室压力为5mTorr，ICP上电极功率为80W，下电极功率为10W，偏压为46V，从而形成钝化层19。

S5、在钝化层19中制备栅脚凹槽20，使得栅脚凹槽20贯穿钝化层19。请参见图2e。

具体地，首先，在钝化层19上定义栅脚区域，然后，利用ICP刻蚀设备，采用干法刻蚀的方法将栅脚区域中的钝化层19去除，从而形成栅脚凹槽20。其中，干法刻蚀的工艺条件为：刻蚀气体为CF₄/O₂，流量25/5sccm，腔室压力5mTorr，ICP上电极功率80W，下电极功率10W，偏压为46V。

S6、在栅脚凹槽20中和钝化层19上制备栅电极21。请参见图2f。

具体地，利用电子束蒸发设备，在栅脚凹槽20中和钝化层19表面淀积Ni/Au/Ni＝45/200/20nm的栅极叠层金属，从而形成栅电极21，最终制备得到5G民用射频GaN基HEMT器件。

本实施例的制备方法采用传统工艺，生产效率高，避免高成本复杂工艺如再生长技术的引入，从异质结材料优化的角度以较低成本制备高性能器件，有利于GaN基HEMT器件在5G低成本民用市场中的推广。该制备方法采用具有低方块电阻的InAlN/GaN异质结，降低了寄生电阻以增大输出电流密度和功率密度，同时降低了焦耳热耗散以提升效率；另外，采用掺碳的GaN缓冲层，降低了缓冲层背景载流子浓度以降低缓冲层漏电和关态漏电，进而降低了静态功耗以提升效率。

综上，本实施例采用Si基低方块电阻的InAlN/GaN异质结，其中GaN缓冲层掺碳，以传统HEMT工艺制备得到GaN基HEMT器件。相比于GaN基MOS-HEMT器件，由于GaN基HEMT器件栅下二维电子气密度较高，因而输出大电流密度的能力更强，但受制于栅极漏电较大导致击穿电压较低，因此，适用于较低电压(即工作电压范围为1～6V)的5G低压应用。

实施例二

在实施例一的基础上，本实施例提供了一种5G民用射频GaN基HEMT器件，其工作电压范围为1～6V；也就是说，该GaN基HEMT器件可应用于工作电压较低的5G低电压民用领域。

请参见图2f，该GaN基HEMT器件包括：衬底11、碳掺杂GaN缓冲层12、非故意掺杂GaN缓冲层13、AlN***层14、InAlN势垒层15、源电极16、漏电极17、电学隔离区域18、钝化层19和栅电极21。其中，碳掺杂GaN缓冲层12位于衬底11上；非故意掺杂GaN缓冲层13位于碳掺杂GaN缓冲层12上；AlN***层14位于非故意掺杂GaN缓冲层13上；InAlN势垒层15位于AlN***层14上；源电极16位于InAlN势垒层15的一端，漏电极17位于InAlN势垒层15的另一端，且源电极16和漏电极17均位于电学隔离区域18之内；钝化层19位于InAlN势垒层15和电学隔离区域18上；栅电极21的栅脚贯穿钝化层19且与InAlN势垒层15接触，栅电极21的其余部分位于钝化层19上。

本实施例的GaN基HEMT器件采用Si基低方块电阻的InAlN/GaN异质结，其中GaN缓冲层掺碳。相比于GaN基MOS-HEMT器件，由于GaN基HEMT器件栅下二维电子气密度较高，因而输出大电流密度的能力更强，但受制于栅极漏电较大导致击穿电压较低，因此，该GaN基HEMT器件可以面向于工作电压较低的5G低压应用。

实施例三

在实施例一的基础上，请参见图3和图4a～图4g，图3为本发明实施例提供的一种5G民用射频GaN基MOS-HEMT器件制备方法的流程示意图，图4a～图4g为本发明实施例提供的一种5G民用射频GaN基MOS-HEMT器件制备方法的过程示意图。该5G民用射频GaN基MOS-HEMT器件的工作电压范围为6～20V；也就是说，该GaN基MOS-HEMT器件的制备方法适用于工作电压较高的5G低电压民用领域。

具体地，该5G民用射频GaN基MOS-HEMT器件的制备方法包括步骤：

S1、在衬底31上依次生长碳掺杂GaN缓冲层32、非故意掺杂GaN缓冲层33、AlN***层34和InAlN势垒层35，其中，碳掺杂GaN缓冲层32和非故意掺杂GaN缓冲层33组成GaN缓冲层30。请参见图4a。

S2、在InAlN势垒层35上制备源电极36和漏电极37。请参见图4b。

S3、在InAlN势垒层35、AlN***层34和非故意掺杂GaN缓冲层33中制备GaN基MOS-HEMT器件的电学隔离区域38。请参见图4c。

S4、在InAlN势垒层35和电学隔离区域38上制备钝化层39。请参见图4d。

S5、在钝化层39中制备栅脚凹槽40，使得栅脚凹槽40贯穿钝化层39。请参见图4e。

上述步骤S1～S5的具体实施方式请参见实施例一，本实施例不再赘述。

S6、对栅脚凹槽40中的InAlN势垒层35进行N₂O等离子体氧化处理，形成介质层41。请参见图4f。

具体地，利用PECVD设备对栅脚凹槽40中的InAlN势垒层35进行N₂O等离子体氧化处理，N₂O等离子体氧化处理的工艺条件具体为：RF功率为300W，RF频率为13.56MHz，直流偏压为60V，N₂O流量为100sccm，N₂流量为100sccm，腔室压力为600mTorr，温度为250℃，处理时间为20min，从而形成介质层41。进一步地，介质层41的厚度为1～5nm，优选地为1～3nm，相比于传统介质淀积技术，本实施例的介质层41厚度较薄，在有效抑制栅极漏电的基础上，避免了较厚介质层导致的器件阈值电压负漂和跨导峰值降低的问题。

S7、在栅脚凹槽40中、介质层41上和钝化层39上制备栅电极42。请参见图4g。

具体地，利用电子束蒸发设备，在栅脚凹槽40中、介质层41上、钝化层39表面淀积Ni/Au/Ni＝45/200/20nm的栅极叠层金属，从而形成栅电极42，最终制备得到5G民用射频GaN基MOS-HEMT器件。

本实施例的制备方法采用与传统工艺兼容的N₂O等离子体氧化处理工艺以抑制栅极漏电，制备过程简单，生产效率高，同时避免高成本复杂工艺如再生长技术的引入，并且结合异质结材料的优化，以较低成本制备高性能器件，有利于GaN基MOS-HEMT器件在5G低成本民用市场中的推广。该制备方法采用具有低方块电阻的InAlN/GaN异质结，降低了寄生电阻以增大输出电流密度和功率密度，同时降低了焦耳热耗散以提升效率；另外，采用掺碳的GaN缓冲层，降低了缓冲层背景载流子浓度以降低缓冲层漏电和关态漏电，进而降低了静态功耗以提升效率。

本实施例采用传统工艺兼容的栅下N₂O等离子体氧化技术氧化势垒材料形成介质层，而其他工艺步骤与制备HEMT器件的步骤相同，从而制备得到MOS-HEMT器件，由于InAlN势垒材料经过人为氧化处理形成介质层，栅极漏电得到改善，使得MOS-HEMT器件的击穿电压较高，可以面向于较高电压(即工作电压范围为6～20V)的5G低压应用，与HEMT器件形成组合，供给多种5G低电压场景采用，实现5G低压应用全覆盖。

实施例四

在实施例三的基础上，本实施例提供了一种5G民用射频GaN基MOS-HEMT器件，其工作电压范围为6～20V；也就是说，该GaN基MOS-HEMT器件可应用于工作电压较高的5G低电压民用领域。

请参见图4g，该GaN基MOS-HEMT器件包括：衬底31、碳掺杂GaN缓冲层32、非故意掺杂GaN缓冲层33、AlN***层34、InAlN势垒层35、源电极36、漏电极37、电学隔离区域38、钝化层39、介质层41和栅电极42。其中，碳掺杂GaN缓冲层32位于衬底31上；非故意掺杂GaN缓冲层33位于碳掺杂GaN缓冲层32上；AlN***层34位于非故意掺杂GaN缓冲层33上；InAlN势垒层35位于AlN***层34上；源电极16位于InAlN势垒层35的一端，漏电极37位于InAlN势垒层35的另一端，且源电极36和漏电极37均位于电学隔离区域38之内；钝化层39位于InAlN势垒层35和电学隔离区域38上；介质层41位于钝化层39中且位于InAlN势垒层35上；栅电极42的栅脚贯穿钝化层39且与介质层41接触，栅电极42的其余部分位于钝化层39上。

本实施例的MOS-HEMT器件，由于InAlN势垒材料经过人为氧化处理形成介质层，栅极漏电得到改善，使得MOS-HEMT器件的击穿电压较高，可以面向于较高电压的5G低压应用，与HEMT器件形成组合，供给多种5G低电压场景采用，实现5G低压应用全覆盖。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。