阅读说明：本技术 P型mosfet及其制造方法 (P-type MOSFET and manufacturing method thereof ) 是由 李中华 于 2020-05-28 设计创作，主要内容包括：本发明公开了一种P型MOSFET,沟道区由被栅极结构覆盖的N阱组成,N阱包括由第一至第三注入区组成的叠加区且叠加区经过退火处理；第一至三注入区的注入杂质分别为磷、氙和砷；第三注入区的掺杂浓度用于调节阈值电压,第三注入区的离子注入工艺在第二注入区的离子注入工艺完成之后进行,第二注入区在半导体衬底中形成非晶化层以使第三注入区砷注入均匀。本发明还公开了一种P型MOSFET的制造方法。本发明能降低阈值电压的局部波动,提高器件性能和产品良率。(The invention discloses a P-type MOSFET.A channel region consists of an N well covered by a grid structure, the N well comprises an overlapping region consisting of a first injection region, a second injection region and a third injection region, and the overlapping region is subjected to annealing treatment; the implanted impurities of the first to third implantation regions are phosphorus, xenon and arsenic respectively; the doping concentration of the third implantation region is used for adjusting the threshold voltage, the ion implantation process of the third implantation region is performed after the ion implantation process of the second implantation region is completed, and the second implantation region forms an amorphization layer in the semiconductor substrate so that the arsenic implantation of the third implantation region is uniform. The invention also discloses a manufacturing method of the P-type MOSFET. The invention can reduce the local fluctuation of the threshold voltage and improve the performance of the device and the yield of products.)

P型MOSFET及其制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种P型MOSFET。本发明还涉及一种P型MOSFET的制造方法。

背景技术

P型MOSFET即PMOS通常形成于N型深阱(Deep Nwelllayer，DNW)中，沟道区采用N阱形成。N型深阱的离子注入工艺一般放在N阱的离子注入工艺之前。N型深阱的离子注入工艺的注入能量大，注入深度深。在进行N型深阱的离子注入前通常需要在半导体衬底如硅衬底表面形成垫层氧化层，N型深阱的离子注入会穿过垫层氧化层。

但是经过N型深阱的离子注入工艺之后，垫层氧化层的致密性会遭到破坏。这会对后续N阱的离子注入工艺造成不利影响。

随着半导体器件的技术节点不断缩小，各掺杂区的结深会变浅，这对用于形成的沟道区的N阱的工艺的要求越来越高。现有技术中，N阱通常采用一层磷离子注入实现，磷离子注入的深度波动较大，对器件的阈值电压的影响较大。

发明内容

本发明所要解决的技术问题是提供一种P型MOSFET，能降低阈值电压的局部波动，提高器件性能和产品良率。为此，本发明还提供一种P型MOSFET的制造方法。

为解决上述技术问题，本发明提供的P型MOSFET的沟道区由被栅极结构覆盖的N阱组成，所述N阱包括由形成于半导体衬底中的第一注入区、第二注入区和第三注入区组成的叠加区且所述叠加区经过退火处理。

所述第一注入区的注入杂质为磷。

所述第二注入区的注入杂质为氙。

所述第三注入区的注入杂质为砷。

所述第一注入区的结深大于第二注入区的结深，所述第一注入区的结深大于所述第三注入区的结深。

所述第三注入区的掺杂浓度用于调节阈值电压，所述第三注入区的离子注入工艺在所述第二注入区的离子注入工艺完成之后进行，在所述第三注入区的离子注入之前，所述第二注入区在所述半导体衬底中形成非晶化层，所述非晶化层使所述第三注入区形成均匀的砷注入，以降低阈值电压的波动。

进一步的改进是，所述半导体衬底包括硅衬底。

进一步的改进是，在所述半导体衬底上形成有场氧化层，由所述场氧化层隔离出有源区，P型MOSFET形成于所述有源区中。

进一步的改进是，在所述半导体衬底上形成有N型深阱，所述N阱形成于所述N型深阱中。

进一步的改进是，在所述栅极结构两侧的所述半导体衬底中形成有漏区和源区。

进一步的改进是，所述栅极结构包括一层叠加的栅介质层和栅极导电材料层。

进一步的改进是，所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数材料。

所述栅极导电材料层为多晶硅栅或者为金属栅。

进一步的改进是，所述高介电常数材料包括二氧化铪。

进一步的改进是，所述第一注入区的离子注入的注入能量为100KeV～300KeV，注入剂量为1×10¹³cm^-2～1×10¹⁴cm^-2；

所述第二注入区的离子注入的注入能量为1KeV～100KeV，注入剂量为1×10¹⁴cm^-2～1×10¹⁶cm^-2；

所述第三注入区的离子注入的注入能量为1KeV～80KeV，注入剂量为1×10¹²cm^-2～1*10¹⁴cm^-2。

进一步的改进是，所述叠加区经过退火处理的温度为1000℃～1300℃。

为解决上述技术问题，本发明提供的P型MOSFET的制造方法包括如下步骤：

步骤一、提供半导体衬底，在所述半导体衬底上定义出有源区，形成N型深阱，所述N型深阱通过离子注入加退火工艺形成，所述N型深阱的离子注入穿过垫层氧化层。

步骤二、在N阱的离子注入之前去除所述垫层氧化层并形成牺牲氧化层。

步骤三、进行所述N阱的离子注入，包括如下分步骤：

进行第一次磷离子注入以形成第一注入区。

进行第二次氙离子注入以形成第二注入区。

进行第三次砷离子注入以形成第三注入区。

所述第一注入区、所述第二注入区和所述第三注入区组成的叠加区，所述叠加区位于所述N型深阱中。

所述第一注入区的结深大于第二注入区的结深，所述第一注入区的结深大于所述第三注入区的结深。

所述第三注入区的掺杂浓度用于调节阈值电压，所述第三次砷离子注入之前，所述第二次氙离子注入在所述半导体衬底中形成非晶化层，所述非晶化层使所述第三次砷离子注入均匀，以降低阈值电压的波动。

步骤四、对所述叠加区进行退火形成所述N阱。

步骤五、去除所述牺牲氧化层。

步骤六、在所述半导体衬底上形成栅极结构。

步骤七、在所述栅极结构两侧的所述N阱中进行源漏注入形成源区和漏区；沟道区由被所述栅极结构所覆盖的所述N阱组成，所述沟道区位于所述源区和所述漏区之间。

进一步的改进是，所述半导体衬底包括硅衬底。

进一步的改进是，定义所述有源区的步骤包括：

在所述半导体衬底上形成场氧化层，由所述场氧化层隔离出有源区，P型MOSFET形成于所述有源区中。

进一步的改进是，步骤二中，采用湿法刻蚀或等离子体刻蚀工艺去除所述垫层氧化层；

步骤五中，采用湿法刻蚀或等离子体刻蚀工艺去除所述牺牲氧化层。

进一步的改进是，步骤二中，采用湿氧氧化工艺生长所述牺牲氧化层，所述牺牲氧化层的湿氧氧化工艺的温度为1000℃～1300℃；所述牺牲氧化层的厚度为

进一步的改进是，所述栅极结构包括一层叠加的栅介质层和栅极导电材料层。

进一步的改进是，所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数材料；所述高介电常数材料包括二氧化铪。

所述栅极导电材料层为多晶硅栅或者为金属栅。

进一步的改进是，还包括：

步骤八、形成金属硅化物、层间膜、接触孔、通孔和正面金属层。

进一步的改进是，所述第一次磷离子注入的注入能量为100KeV～300KeV，注入剂量为1×10¹³cm^-2～1×10¹⁴cm^-2；

所述第二次氙离子注入的注入能量为1KeV～100KeV，注入剂量为1×10¹⁴cm^-2～1×10¹⁶cm^-2；

所述第三次砷离子注入的注入能量为1KeV～80KeV，注入剂量为1×10¹²cm^-2～1*10¹⁴cm^-2。

进一步的改进是，步骤四中所述叠加区的退火处理的温度为1000℃～1300℃。

本发明对用于形成沟道区的N阱的结构做了特别的设置，N阱不再由单一掺杂结构组成，而是分成由第一至三注入区组成的叠加区经退火后形成，本发明对第一至三注入区的掺杂结构进行了特别设置并分别实现了不同的功能结构，其中：

第一注入区是采用磷掺杂，第一注入区的注入深度较深，能很好的实现源漏之间的隔离。

第二注入区采用氙掺杂，氙掺杂的离子注入工艺能使半导体衬底表面非晶化，相对于现有技术中硅注入实现的非净化，氙注入实现的非晶化效果更好，最后能提高第三注入区的砷均匀掺杂。

第三注入区则采用砷掺杂，砷掺杂位于沟道区的最表面，能很好的对器件的阈值电压进行调节，再加上砷掺杂的离子注入前形成有非晶化层，容易提高砷掺杂的均匀性，从而能降低阈值电压的局部波动，从而能提高产品良率。

所以，本发明通过对N阱的掺杂结构做了特别设置后，能降低阈值电压的局部波动，提高器件性能和产品良率。

附图说明

下面结合附图和

具体实施方式

对本发明作进一步详细的说明：

图1A-图1L是本发明实施例P型MOSFET的制造方法各步骤中的器件结构示意图；

图2A是现有方法中采用Si注入进行非晶化形成的非晶硅和晶硅的界面照片一；

图2B是本发明实施例方法中采用Xe注入进行非晶化形成的非晶硅和晶硅的界面照片二；

图2C是现有方法中采用Si注入进行非晶化形成的非晶硅和晶硅的界面照片三；

图2D是本发明实施例方法中采用Xe注入进行非晶化形成的非晶硅和晶硅的界面照片四。

具体实施方式

本发明实施例P型MOSFET的沟道区的结构参考图1K和图1L所示，沟道区由被栅极结构覆盖的N阱8组成，所述N阱8包括由形成于半导体衬底101中的第一注入区4、第二注入区5和第三注入区6组成的叠加区7且所述叠加区7经过退火处理，也即所述叠加区7经过退火处理后形成所述N阱8。所述半导体衬底101请参考图1A所示，图1K中仅示意出了形成于所述半导体衬底101中的N型深阱2的结构。

本发明实施例中，所述半导体衬底101包括硅衬底。

较佳为，在所述半导体衬底101上形成有场氧化层1，由所述场氧化层1隔离出有源区，也即，由所述场氧化层1所围区域中的所述半导体衬底101作为所述有源区。P型MOSFET形成于所述有源区中。

在所述半导体衬底101上形成有N型深阱2，所述N阱8形成于所述N型深阱2中。图1J中，所述N型深阱2底部的所述半导体衬底101没有再显示。

所述第一注入区4的注入杂质为磷。

较佳为，所述第一注入区4的离子注入的注入能量为100KeV～300KeV，注入剂量为1×10¹³cm^-2～1×10¹⁴cm^-2；

所述第二注入区5的注入杂质为氙。

较佳为，所述第二注入区5的离子注入的注入能量为1KeV～100KeV，注入剂量为1×10¹⁴cm^-2～1×10¹⁶cm^-2；

所述第三注入区6的注入杂质为砷。

较佳为，所述第三注入区6的离子注入的注入能量为1KeV～80KeV，注入剂量为1×10¹²cm^-2～1*10¹⁴cm^-2。

所述叠加区7经过退火处理的温度为1000℃～1300℃。

由图1J所示可知，本发明实施例的所述N阱8对应的所述第一注入区4、所述第二注入区5和所述第三注入区6的离子注入工艺都穿过牺牲氧化层3；所述牺牲氧化层3在所述叠加区7的退火完成后被去除，如图1L所示。本发明实施例中，所述第一注入区4的离子注入最先进行，所述牺牲氧化层3要求在进行所述第一注入区4的离子注入之前生长，以保证所述牺牲氧化层3的致密性，从而保证所述N阱8的各次离子注入的均匀性，从而提高所述N阱8的质量。

所述第一注入区4的结深大于第二注入区5的结深，所述第一注入区4的结深的结深也大于所述第三注入区6的结深。

所述第三注入区6的掺杂浓度用于调节阈值电压，所述第三注入区6的离子注入工艺在所述第二注入区5的离子注入工艺完成之后进行，在所述第三注入区6的离子注入之前，所述第二注入区5在所述半导体衬底101中形成非晶化层，所述非晶化层使所述第三注入区6形成均匀的砷注入，以降低阈值电压的波动。

所述第一注入区4的结深较深，故能在源漏区之间形成很好的隔离，能防止源漏发生穿通等漏电情形。

器件导通时，所述栅极结构会加上大于等于阈值电压的栅压从而会在所述沟道区的表面形成反型层，该反型层作为源漏导通的导电沟道；故反型层仅会形成于所述沟道区的表面，主要位于所述第三注入区6中，故本发明实施例的所述第三注入区6主要用于调节阈值电压。实验结构表明，所述第二注入区5对应的氙掺杂都不会对器件的阈值电压产生影响。

在所述栅极结构两侧的所述半导体衬底101中形成有漏区和源区。

所述栅极结构包括一层叠加的栅介质层和栅极导电材料层。

所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数材料；所述高介电常数材料包括二氧化铪。所述栅极导电材料层为多晶硅栅或者为金属栅。

本发明实施例中，所述第二注入区5引入的氙掺杂的作用是实现对所述半导体衬底101的非晶化，这样能使后续的所述第三注入区6的砷注入更加均匀，从而能使器件的阈值电压调节更加稳定和精确。

和现有技术中采用硅注入进行非晶化相比，氙注入的非晶化能取得更好的效果：

如图2A所示，是现有方法中采用Si注入进行非晶化形成的非晶硅和晶硅的界面照片一；非晶硅采用α-Si表示，晶硅即晶体硅采用c-Si表示，非晶硅和晶硅的界面如标记401所示。

如图2B所示，是本发明实施例中采用Xe注入进行非晶化形成的非晶硅和晶硅的界面照片二；非晶硅和晶硅的界面如标记402所示。图2B和图2A的放大倍数相同，可以看出，界面402会比界面401更加平坦。

如图2C所示，是现有方法中采用Si注入进行非晶化形成的非晶硅和晶硅的界面照片三；和图2A相比，图2C的照片三的放大倍数更大，图2C中，测出了界面401对应的损伤层的厚度d1为图2C中的A表示非晶硅的厚度d2为

如图2D所示，是本发明实施例方法中采用Xe注入进行非晶化形成的非晶硅和晶硅的界面照片四。图2D和图2C的放大倍数相同，图2C中，测出了界面402对应的损伤层的厚度d3为图2D中的A表示非晶硅的厚度d4为所以，本发明实施例中的界面402对应的损伤层的厚度d3小于现有技术中的界面401对应的损伤层的厚度d1。故本发明实施例的非晶化效果更好。

本发明实施例对用于形成沟道区的N阱8的结构做了特别的设置，N阱8不再由单一掺杂结构组成，而是分成由第一至三注入区组成的叠加区经退火后形成，本发明实施例对第一至三注入区的掺杂结构进行了特别设置并分别实现了不同的功能结构，其中：

第一注入区4是采用磷掺杂，第一注入区4的注入深度较深，能很好的实现源漏之间的隔离。

第二注入区5采用氙掺杂，氙掺杂的离子注入工艺能使半导体衬底表面非晶化，相对于现有技术中硅注入实现的非净化，氙注入实现的非晶化效果更好，最后能提高第三注入区6的砷均匀掺杂。

第三注入区6则采用砷掺杂，砷掺杂位于沟道区的最表面，能很好的对器件的阈值电压进行调节，再加上砷掺杂的离子注入前形成有非晶化层，容易提高砷掺杂的均匀性，从而能降低阈值电压的局部波动，从而能提高产品良率。

所以，本发明实施例通过对N阱8的掺杂结构做了特别设置后，能降低阈值电压的局部波动，提高器件性能和产品良率。

如图1A至图1L所示，是本发明实施例P型MOSFET的制造方法各步骤中的器件结构示意图；本发明实施例P型MOSFET的制造方法包括如下步骤：

步骤一、如图1A所示，提供半导体衬底101，所述半导体衬底101包括硅衬底。

在所述半导体衬底101上定义出有源区，定义所述有源区的步骤包括：

在所述半导体衬底101上形成场氧化层1，由所述场氧化层1隔离出有源区，P型MOSFET形成于所述有源区中。

形成N型深阱2，包括步骤：

形成垫层氧化层102；

如图1B所示，进行标记103所示的所述N型深阱2的离子注入。

如图1C所示，进行退火工艺形成所述N型深阱2。图1C中，所述N型深阱2底部的所述半导体衬底101未显示出来。

由于所述N型深阱102的离子注入103的注入能量较大，会对所述垫层氧化层102产生一定的破坏作用，图1C中，离子注入103完成后的所述垫层氧化层单独用标记102a表示。

步骤二、如图1D所示，在N阱8的离子注入之前去除所述垫层氧化层102。

本发明实施例方法中，采用湿法刻蚀或等离子体刻蚀工艺去除所述垫层氧化层102；

如图1E所示，形成牺牲氧化层3。

本发明实施例方法中，采用湿氧氧化工艺生长所述牺牲氧化层3，所述牺牲氧化层3的湿氧氧化工艺的温度为1000℃～1300℃；所述牺牲氧化层3的厚度为

步骤三、进行所述N阱8的离子注入，包括如下分步骤：

如图1F所示，进行第一次磷离子注入104；如图1G所示，第一次磷离子注入104完成后形成第一注入区4。较佳为，所述第一次磷离子注入104的注入能量为100KeV～300KeV，注入剂量为1×10¹³cm^-2～1×10¹⁴cm^-2。

如图1H所示，进行第二次氙离子注入105；如图1I所示，第二次氙离子注入105完成后形成第二注入区5。所述第二次氙离子注入105的注入能量为1KeV～100KeV，注入剂量为1×10¹⁴cm^-2～1×10¹⁶cm^-2。

如图1J所示，进行第三次砷离子注入106；如图1K所示，第三次砷离子注入106完成后形成第三注入区6。所述第三次砷离子注入106的注入能量为1KeV～80KeV，注入剂量为1×10¹²cm^-2～1*10¹⁴cm^-2。

如图1K所示，所述第一注入区4、所述第二注入区5和所述第三注入区6组成的叠加区7，所述叠加区7位于所述N型深阱2中。

所述第一注入区4的结深大于第二注入区5的结深，所述第一注入区4的结深也大于所述第三注入区6的结深。

所述第三注入区6的掺杂浓度用于调节阈值电压，所述第三次砷离子注入106之前，所述第二次氙离子注入105在所述半导体衬底101中形成非晶化层，所述非晶化层使所述第三次砷离子注入106均匀，以降低阈值电压的波动。

步骤四、如图1L所示，对所述叠加区7进行退火形成所述N阱8。

本发明实施例方法中，所述叠加区7的退火处理的温度为1000℃～1300℃。

步骤五、如图1L所示，去除所述牺牲氧化层3。

本发明实施例方法中，采用湿法刻蚀或等离子体刻蚀工艺去除所述牺牲氧化层3。

步骤六、在所述半导体衬底101上形成栅极结构。

所述栅极结构包括一层叠加的栅介质层和栅极导电材料层。

所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数材料；所述高介电常数材料包括二氧化铪。

所述栅极导电材料层为多晶硅栅或者为金属栅。

步骤七、在所述栅极结构两侧的所述N阱8中进行源漏注入形成源区和漏区；沟道区由被所述栅极结构所覆盖的所述N阱8组成，所述沟道区位于所述源区和所述漏区之间。

还包括：

步骤八、形成金属硅化物、层间膜、接触孔、通孔和正面金属层。

较佳为，所述金属硅化物为镍硅化物，所述接触孔采用钨填充的接触孔，所述通孔为钨通孔，所述正面金属层采用铜互连结构。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。