阅读说明：本技术 一种高分辨率可调增益的低噪声开关电容放大器及其设计方法 (High-resolution gain-adjustable low-noise switched capacitor amplifier and design method thereof ) 是由 王磊 古振刚 于 2020-04-13 设计创作，主要内容包括：本发明公开了一种高分辨率可调增益的低噪声开关电容放大器及其设计方法,该开关电容放大器包括信号输入电路、放大电路、反馈电路,算法调制电路和delta-sigma编码器,所述放大电路的输入通过一对输入电容采样输入信号电压,然后再将采样的电压通过运算放大器运放积分,放大电路的反馈是通过一对反馈电容采样输出电压,然后再将采样的电压通过运算放大器运放积分,所述delta-sigma编码器通过编码控制两对CMOS开关管的通断进而调制所述输入电容或反馈电容。本发明中PGA增益的调整由编码完成而输入电容和输出电容的容值不随增益的调节而变化,折算到输入的开关电容噪声就不会改变,相比常规PGA改变电容容值的调节方式信噪比更好控制。(The invention discloses a high-resolution gain-adjustable low-noise switched capacitor amplifier and a design method thereof, the switched capacitor amplifier comprises a signal input circuit, an amplifying circuit, a feedback circuit, an algorithm modulation circuit and a delta-sigma encoder, wherein the input of the amplifying circuit samples the voltage of an input signal through a pair of input capacitors, then the sampled voltage is subjected to operational amplifier integration, the feedback of the amplifying circuit samples the output voltage through a pair of feedback capacitors, then the sampled voltage is subjected to operational amplifier integration, and the delta-sigma encoder controls the on-off of two pairs of CMOS switching tubes through encoding so as to modulate the input capacitor or the feedback capacitor. The PGA gain is adjusted by coding, the capacitance values of the input capacitor and the output capacitor are not changed along with the adjustment of the gain, the noise of the input switched capacitor is not changed after conversion, and the signal-to-noise ratio is better controlled compared with the conventional PGA adjusting mode of changing the capacitance value.)

一种高分辨率可调增益的低噪声开关电容放大器及其设计 方法

技术领域

本发明属于模拟集成电路领域，涉及模拟集成电路对信号的采集、放大和模数转换(ADC)，具体是一种高分辨率可调增益的低噪声开关电容放大器，适用于对高灵敏度信号链路系统，尤其是弱信号传感器的信号采集和调理，以及自动控制系统中的精细增益调节等；并且在汽车，家电，工业自动化，机器人，物联网以及军工领域亦有广泛适用性。

背景技术

可调增益开关电容信号放大器(programmable gain amplifier，PGA)在传感器信号的检测，模拟-数字信号转换(ADC)和数字-模拟(DAC)转换电路中经常用到的。但目前常用的开关电容PGA电路的放大倍数是由输入电容和反馈电容的比例实现。对非常细分的放大倍数调节时常用数个输入电容或反馈电容的串并联组合来完成，或用两级开关电容放大器级联的方法实现细分增益的组合。但以上方法的局限性很大，主要有：(1)受芯片内部电容尺寸的限制，多个电容的串并联组合使得电容之间的匹配误差积累增加，因此PGA增益很难得到精准的细分和分档；(2)对开关电容噪声的控制趋于复杂和困难，因为某些PGA的增益需要电容的串并组合等效于一个较小的电容值，使得开关电容噪声增加。

图1为常用的全差分输出的开关电容PGA示意图，CMOS开关的控制时钟信号为具有非交叠特征的等时长两相位方波，第一个相位的脉冲方波是采样时间，第二个相位的脉冲方波是放大或积分时间，将输入电容130～133对输入差分信号101和反馈电容134～137在差分输出端所采样的电荷通过运算放大器150实现有反馈路径的积分。这样在一个周期的时间内实现了信号的采样+PGA放大。增益调节是以简单的两对输入电容和两对输出电容的不同并联组合实现的。图1电路图的说明如下：

101为差分信号源，102为共模电压；

103/104，107/108，和111/112为φ1时间段闭合的CMOS开关管；

105/106，109/110，和113/114为φ2时间段闭合的CMOS开关管；

130/131/132/133为输入信号采样电容,130与132,131与133的容值相等；

134/135/136/137为反馈路径采样电容，134与136,135与137的容值相等；

140/141积分电容，两者容值相等；

150为全差分运算放大器；

111为一运算放大器；

CLK1和CLK2分别为一对反向的非交叠脉冲发生器产生的开关管的栅极控制信号，φ1和φ2分别为采样和积分时段；

120/121，122/123，124/125，和126/127为输入和反馈电容组合的开关，根据增益的要求控制开关的闭合和断开。

按照开关电容的工作原理该PGA在积分时段φ2结束时，输出电压的放大倍数为输入电容与反馈电容的比例，

Gain＝Vout(n)/Vin(n)＝(C₁₃₀+C₁₃₁)/(C₁₃₄+C₁₃₅)，其中n为脉冲周期数，

至于增益的分档，电容130/131和134/135的4种不同连接可以组成4个不同的增益。显然如果想得到更细分的增益调节能力，需要在输入和反馈路径增加更多的电容和开关。根据两个相等电容的匹配误差与电容面积的关系，

其中ΔC为电容的误差值，W·L表示电容在芯片上占有的宽度和长度，

因此为控制匹配误差需要每个电容占有面积不能太小，这样PGA增益细分档位的增加避让需要更大的电容占有面积，同时匹配误差的积累也随着电容的增多而增加从而影响增益细分的精度。

开关电容的热噪声电压有效值的公式为：

其中，K为一个常数，T为绝对温度值，C是电容值， (1)

可以看出组合后的电容值因为增益调节的需要而变小时，则开关电容的噪声变大，使得PGA信号放大的信噪比变差。通常为了保持合理的信噪比只能增加开关电容的容值，这不但增加了芯片面积成本，而且电容充放电需要的电流增加同时也导致芯片的功耗增加。

发明内容

本发明的目的在于提供一种可以高分辨率调整放大倍数的低噪声开关电容放大电路(high resolution programmable gain amplifier,HRPGA)及其设计方法，在实现宽范围和精细调节放大倍数的条件下保持开关电容电路的低噪声，同时降低功耗和成本，提高了信号检测电路的检测精度和效率。

为实现上述目的，本发明采取的技术方案如下：

一方面，本发明提出了一种高分辨率可调增益的低噪声开关电容放大器，它包括开关电容的信号输入电路、放大电路和反馈电路，同时还包括算法调制电路和delta-sigma编码器，所述算法调制电路包括两对CMOS开关管，所述放大电路的输入通过一对输入电容采样输入信号电压，然后再将采样的电压通过运算放大器运放积分，放大电路的反馈是通过一对反馈电容采样输出电压，然后再将采样的电压通过运算放大器运放积分，所述delta-sigma编码器通过编码控制两对CMOS开关管的通断进而调制所述输入电容或反馈电容。

作为第一种优选的电路结构方案，所述输入电容包括第一输入电容和第二输入电容，反馈电容包括第一反馈电容和第二反馈电容，两对CMOS开关管分别为第一CMOS开关管、第二CMOS开关管、第三CMOS开关管和第四CMOS开关管；所述第一输入电容的一端连接源端，另一端分别连接第一CMOS开关管和第二CMOS开关管的一端，所述第二输入电容的一端连接源端，另一端分别连接第三CMOS开关管和第四CMOS开关管的一端；所述第一CMOS开关管和第三CMOS开关管的另一端均连接第一反馈电容的一端，并且两者该端还通过连接第九CMOS开关管后接地以及通过第十五CMOS开关管连接运算放大器的反相输入端，第一反馈电容的另一端一方面通过连接第十一CMOS开关管后接地，另一方面还通过第十三CMOS开关管分别连接第一积分电容的一端以及运算放大器的同相输出端，第一积分电容的另一端连接运算放大器的反相输入端；所述第二CMOS开关管和第四CMOS开关管的另一端均连接第二反馈电容的一端，并且两者该端还通过连接第十CMOS开关管后接地以及通过第十六CMOS开关管连接运算放大器的同相输入端，第二反馈电容的另一端一方面通过连接第十二CMOS开关管后接地，另一方面还通过第十四CMOS开关管分别连接第二积分电容的一端以及运算放大器的反相输出端，第二积分电容的另一端连接运算放大器的同相输入端。

作为第二种优选的电路结构方案，所述输入电容包括第一输入电容和第二输入电容，反馈电容包括第一反馈电容和第二反馈电容，两对CMOS开关管分别为第一CMOS开关管、第二CMOS开关管、第三CMOS开关管和第四CMOS开关管；所述第一输入电容的一端连接源端，另一端分别连接第一CMOS开关管和第二CMOS开关管的一端，并且该端还通过连接第九CMOS开关管后接地以及通过第十五CMOS开关管连接运算放大器的反相输入端，所述第二输入电容的一端连接源端，另一端分别连接第三CMOS开关管和第四CMOS开关管的一端，并且该端还通过连接第十CMOS开关管后接地以及通过第十六CMOS开关管连接运算放大器的同相输入端；所述第一CMOS开关管和第三CMOS开关管的另一端均连接第一反馈电容的一端，第一反馈电容的另一端一方面通过连接第十一CMOS开关管后接地，另一方面还通过第十三CMOS开关管分别连接第一积分电容的一端以及运算放大器的同相输出端，第一积分电容的另一端连接运算放大器的反相输入端；所述第二CMOS开关管和第四CMOS开关管的另一端均连接第二反馈电容的一端，第二反馈电容的另一端一方面通过连接第十二CMOS开关管后接地，另一方面还通过第十四CMOS开关管分别连接第二积分电容的一端以及运算放大器的反相输出端，第二积分电容的另一端连接运算放大器的同相输入端。

进一步的，两种结构中的源端包括差分信号源、共模电压、第五CMOS开关管、第六CMOS开关管、第七CMOS开关管、第八CMOS开关管，所述差分信号源连接共模电压，并且还分别连接第五CMOS开关管和第六CMOS开关管的一端，所述第五CMOS开关管的另一端一方面连接第一输入电容，另一方面通过连接第七CMOS开关管接地，所述第六CMOS开关管的另一端一方面连接第二输入电容，另一方面通过连接第八CMOS开关管接地。

另一方面，本发明还提出了一种高分辨率可调增益的低噪声开关电容放大器的设计方法，其特征在于，将设置的增益值经过delta-sigma算法调制后输出1和0组成的与开关时钟同步的编码，该编码控制输入电容或反馈电容的连接和断开，其中：“1”表示闭合，“0”表示断开，编码“1”在电路中设计为对输入信号或反馈信号的正向积分，编码“0”设计为对输入信号或反馈信号的反向积分。

进一步的，将PGA的输入电容通过两对开关分别接到积分放大器，一对开关是正向积分通路使积分输出电压增加，另一对是反向积分通路使积分输出电压减少，数字delta-sigma编码器的二进制“1”和“0”的编码输出分别连通积分放大器的正向和反向积分通路。

进一步的，两相的时钟信号互为反相，两相的时钟电平没有同时为“1”的交叠时间，其用于为HRPGA的开关电容提供每个时钟周期的开关控制。

进一步的，输入为一个设定增益的多位二进制数字向量，其位数定义了调节增益的分辨率，经过调制函数处理后输出为一对双相非交叠的1位二进制数字信号，低频段的量化噪声经过delta-sigma调制算法后被转移到高频段，该调制器的阶数根据增益分辨率的提高要求而增加。

进一步的，在HRPGA后面接一个模拟低通滤波器过滤高频的delta-sigma编码调制引入量化噪声，这个低通滤波器的带宽和阶数需要与delta-sigma调制器的带宽和阶数匹配以达到对量化噪声有足够量的衰减。优选的，所述滤波器的阶数大于delta-sigma调制算法的阶数。

本发明的有益效果是：本发明通过delta-sigma算法产生的1位数字编码调制开关电容PGA的输入或反馈电容的等效容值，达到高分辨率调节PGA增益的目标。因为没有多个电容之间的匹配误差和寄生电容，HRPGA的增益调节分辨率是常规的多电容串并联组合调节增益的方法无法达到的。从芯片面积成本看，用数字电路替代了多个需要一定面积的电容是一种更好的性价比。此外，HRPGA的信噪比关系简单设计容易，没有多电容组合带来的复杂考虑。

附图说明

图1是常规的全差分结构开关电容PGA示意图。

图2a是全差分结构的HRPGA示意图，delta-sigma编码调制输入开关电容。

图2b，全差分结构HRPGA的CMOS开关控制信号和Vout波形示意图。

图3是全差分结构的HRPGA示意图，delta-sigma编码调制反馈开关电容。

图4a是两阶数字delta-sigma调制器。

图4b是1-bit调制控制信号的频谱示意图。

图5是简化的HRPGA系统示意图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。

实施例一。

如图2a所示的全差分开关电容HRPGA电路，将PGA的输入电容通过两对开关分别接到积分放大器，一对开关是正向积分通路使积分输出电压增加，另一对是反向积分通路使积分输出电压减少。数字delta-sigma编码器的二进制“1”和“0”的编码输出分别连通积分放大器的正向和反向积分通路。

图2a所示的电路结构，与图1相比较减少了一对反馈电容和输入电容，其中，

101为差分信号源(传感器)，102为共模电压，

103/104，107/108，111/112为两相开关时钟的φ1时间段闭合的CMOS开关管对，

105/106，109/110，113/114为两相开关时钟的φ2时间段闭合的CMOS开关管对，

140/141为相同容值的积分电容对,

201/202为相同容值的输入电容对，

203/204为相同容值的反馈电容对，

150为一运算放大器，

210/213为一对在delta-sigma编码为“1”闭合的CMOS开关管对，

211/212为一对在delta-sigma编码为“0”闭合的CMOS开关管对。

图2所示的具体电路中，主要包括输入电容，反馈电容，在φ1或φ2时间段闭合的两对CMOS开关管，积分电容以及运算放大器；其中，输入电容包括第一输入电容201和第二输入电容202，反馈电容包括第一反馈电容203和第二反馈电容204，两对CMOS开关管分别为第一CMOS开关管210、第二CMOS开关管211、第三CMOS开关管212和第四CMOS开关管213；所述第一输入电容201的一端连接源端，另一端分别连接第一CMOS开关管210和第二CMOS开关管211的一端，所述第二输入电容202的一端连接源端，另一端分别连接第三CMOS开关管212和第四CMOS开关管213的一端；所述第一CMOS开关管210和第三CMOS开关管212的另一端均连接第一反馈电容203的一端，并且两者该端还通过连接第九CMOS开关管107后接地以及通过第十五CMOS开关管113连接运算放大器150的反相输入端，第一反馈电容203的另一端一方面通过连接第十一CMOS开关管109后接地，另一方面还通过第十三CMOS开关管111分别连接第一积分电容140的一端以及运算放大器150的同相输出端，第一积分电容140的另一端连接运算放大器150的反相输入端；所述第二CMOS开关管211和第四CMOS开关管213的另一端均连接第二反馈电容204的一端，并且两者该端还通过连接第十CMOS开关管108后接地以及通过第十六CMOS开关管114连接运算放大器150的同相输入端，第二反馈电容204的另一端一方面通过连接第十二CMOS开关管110后接地，另一方面还通过第十四CMOS开关管112分别连接第二积分电容141的一端以及运算放大器150的反相输出端，第二积分电容141的另一端连接运算放大器150的同相输入端。

上述中，源端包括差分信号源101、共模电压102、第五CMOS开关管103、第六CMOS开关管104、第七CMOS开关管105、第八CMOS开关管106，所述差分信号源101连接共模电压102，并且还分别连接第五CMOS开关管103和第六CMOS开关管104的一端，所述第五CMOS开关管103的另一端一方面连接第一输入电容201，另一方面通过连接第七CMOS开关管105接地，所述第六CMOS开关管104的另一端一方面连接第二输入电容202，另一方面通过连接第八CMOS开关管106接地。

参阅图2b中：

CLK1/CLK2为两相互为反向的非交叠时钟信号，

DS1/DS1为两相互为反向的非交叠delta-sigma编码的开关控制信号，与时钟同步，

Vout为积分放大器的差动输出电压波形。

在第一个周期的第一个采样时间段φ1，电压采样开关对103/104,107/108，和111/112闭合，delta-sigma调制开关对210/213闭合，其他开关断开。开关采样电容对201/202和反馈电容对203/204分别被Vin和Vout充电至Vin·C201和Vout·C203。

在第一个周期的第二个积分时间段φ2，开关对105/106,113/114和109/110闭合，如果delta-sigma的编码是“1”则调制开关对210/213闭合，其他开关断开。电容对201/202和203/204中的电荷在运放的放大反馈功能作用下被转移到积分电容对140/141中放大。

输出电压的变化量为：

ΔVout(n)＝(Vin(n-1)·C201-Vout(n-1)·C203)/C140，其中n为开关时钟顺序值。

则输出电压值为：

公式(3a)中Vout输出结果是正向积分。

如果delta-sigma的编码是“0”则调制开关对210/213断开，211/212闭合。输出电压的变化量为：

ΔVout(n)＝(-Vin(n-1)·C201-Vout(n-1)·C203)/C140，

则输出电压值为：

公式(3b)中Vout输出结果是反向积分。

对输入信号正向和反向的积分放大按照delta-sigma编码的顺序出现在输出电压，就是输入开关电容被delta-sigma调制的结果，参见图2b。

实施例二。

如图3所示，与图2b不同的地方是delta-sigma调制开关对210/213和211/212被改到连接反馈电容而不是输入电容。即：所述第一输入电容(201)的另一端分别连接第一CMOS开关管(210)和第二CMOS开关管(211)的一端，并且该端还通过连接第九CMOS开关管(107)后接地以及通过第十五CMOS开关管(113)连接运算放大器(150)的反相输入端，所述第二输入电容(202)的另一端分别连接第三CMOS开关管(212)和第四CMOS开关管(213)的一端，并且该端还通过连接第十CMOS开关管(108)后接地以及通过第十六CMOS开关管(114)连接运算放大器(150)的同相输入端。其他连接关系与实施例一相同。

如果delta-sigma的编码是“1”则调制开关对210/213闭合211/212断开，输出电压的表达公式与(3a)相同；如果delta-sigma的编码是“0”则调制开关对210/213断开211/212闭合，输出电压的表达公式为：

同样反馈电容被delta-sigma编码调制后，也会在输出电压出现正向和反向反馈的结果。

基于上述两个实施例中的电路连接关系，下面进一步举例说明：

如图4(a)所示的是一个简易的2阶数字delta-sigma调制电路为例，其中

230和232均为数字比较器，

231和233均为有一个时钟周期延时的数字积分器，

234位两相反向非交叠方波发生电路。

1位的输出值反馈到输入与16位分辨率的固定增益值比较，经过数字积分电路将误差积累放大后再与1位的反馈值比较。经过第二次数字积分器的积累放大后，被截取量化到只有1位数值，这样就实现的对一个固定高分辨率数字的delta-sigma调制功能。1位的数字编码经过非交叠处理后输出为两路反向非交叠开关控制信号。图4(b)中的频谱图例简单表示了低频段量化噪在调制后被转移到了高频段。

本例中，设置的增益是一个16位的二进制数值，调制器的基本构架是一个两阶的低通滤波器。输出信号以及反馈信号被截取1为只有1位的编码，由此产生的量化噪声被delta-sigma电路的传递函数处理，低频段的噪声传递被转移到高频段,其输出编码的的函数为：

其中为带一个周期延时的数字积分器。

需要说明的是，此处仅为以一个简易的二阶数字delta-sigma调制器函数举例，实际应用中变化很多，既可以是1阶或更高阶的传递函数，也可以是加前馈的优化后的传递函数，增益数值的分辨率数值也不限于16位。数字调制电路虽然也占用一定芯片面积，但相对于多个开关电容的组合所占用的面积要少的多。

由以上内容结合在一起，delta-sigma的二进制编码控制HRPGA中积分器对输入信号的正向和反向积分，就实现了delta-sigma编码对积分放大器中输入电容的调制。差分输出电压呈现高频量化噪声，在直流和低频段则等效于调节输入电容的容值，放大器的放大倍数或增益同时被调节，参见图2b。

图5中所示的是HRPGA系统的简单结构图。积分放大器的输出带有明显的高频量化噪声，因此需要低通滤波器过滤高频量化噪声，低频部分只残留很少的量化噪声，但只要满足输出电压对低频噪声的要求即可。开关电容低通滤波器或连续时间低通滤波器均能起到滤波的作用。

综上，开关电容HRPGA在得到采样常规PGA电路无法达到的高分辨可调增益的同时，没有明显芯片面积成本，系统信噪比也可以得到更好的控制。适用于低频弱信号特点的传感器或其他物理信号源的信号采样系统和闭环控制系统。该改进电路具有应用广泛，灵活多变的特点，不但可以应用于传感器的信号采集系统中，还可以应用于高精度ADC，DAC和其他开关电容的信号处理电路中。

上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。例如数字delta-sigma调制算法可以有很多种，积分放大器也可以有多种结构等。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。