阅读说明：本技术 高频放大电路及半导体装置 (High-frequency amplifier circuit and semiconductor device ) 是由 濑下敏树 栗山保彦 于 2019-07-09 设计创作，主要内容包括：实施方式提供使输出端口间的隔离性能提高的高频放大电路。根据一个实施方式,高频放大电路具备第1放大电路、第2放大电路及噪声指数改善电路,具备：单一输出模式,从第1放大电路及第2放大电路中的一方输出放大后的信号；及分路输出模式,从第1放大电路及第2放大电路这双方输出放大后的信号。第1放大电路,将源极经由第1源极电感器而接地且在栅极被施加输入信号的第1晶体管、与从漏极输出将从上述第1晶体管的漏极输出的信号放大后的信号且栅极接地的第3晶体管级联连接而成。第2放大电路具备具有与第1放大电路同样的电路常数的电路元件。噪声指数改善电路将第1晶体管的源极及第2放大电路的第2晶体管的源极经由电容器而连接。(The embodiment provides a high-frequency amplifying circuit which improves the isolation performance between output ports. According to one embodiment, a high-frequency amplifier circuit includes a1 st amplifier circuit, a 2 nd amplifier circuit, and a noise figure improvement circuit, and includes: a single output mode in which the amplified signal is output from one of the 1 st amplifier circuit and the 2 nd amplifier circuit; and a split output mode in which amplified signals are output from both the 1 st amplifier circuit and the 2 nd amplifier circuit. The 1 st amplifier circuit is formed by cascade-connecting a1 st transistor having a source grounded via a1 st source inductor and a gate to which an input signal is applied, and a 3 rd transistor having a drain from which a signal obtained by amplifying a signal output from the drain of the 1 st transistor is output and a gate grounded. The 2 nd amplifier circuit includes circuit elements having the same circuit constants as those of the 1 st amplifier circuit. The noise figure improvement circuit connects the source of the 1 st transistor and the source of the 2 nd transistor of the 2 nd amplification circuit via a capacitor.)

高频放大电路及半导体装置

关联申请

本申请享受以日本专利申请2019－20729号(申请日：2019年2月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。

技术领域

实施方式涉及高频放大电路及半导体装置。

背景技术

低噪声放大器(LNA)一般采用SiGe双极工艺，但近年，基于绝缘体上硅(SOI)CMOS工艺的低噪声放大器多起来。这是由于，通过将高频开关FET装入LNA，能够实现高性能的电路。近年，为了使无线通信高速化，而导入了载波聚合(CA)。CA的模式中有带内CA，在此情况下，需要将LNA的输出分支为2个，为了实现与带内CA对应的LNA，作为输出模式，需要单一输出模式和分路(split)输出模式。但是，分路输出模式时的输出间隔离(Isolation)要求25dB左右，但实现该要求并不容易。

发明内容

实施方式提供使输出端口间的隔离性能提高的高频放大电路。

根据一个实施方式，高频放大电路具备第1放大电路、第2放大电路及噪声指数改善电路，具备：单一输出模式，从第1放大电路及第2放大电路中的一方输出放大后的信号；及分路输出模式，从第1放大电路及第2放大电路这双方输出放大后的信号。第1放大电路，将源极经由第1源极电感器而接地且在栅极被施加输入信号的第1晶体管、与从漏极输出将从上述第1晶体管的漏极输出的信号放大后的信号且栅极接地的第3晶体管级联连接。第2放大电路具备具有与第1放大电路同样的电路常数的电路元件。噪声指数改善电路将第1晶体管的源极及第2放大电路的第2晶体管的源极经由电容器而连接。

附图说明

图1是表示一个实施方式所涉及的S23改善电路的一例的电路图。

图2是表示一个实施方式所涉及的ΔNF改善电路的一例的电路图。

图3是表示一个实施方式所涉及的ΔNF改善电路的一例的电路图。

图4是表示一个实施方式所涉及的LNA的一例的框图。

图5是表示一个实施方式所涉及的LNA的一例的电路图。

图6是表示图5的电路中的控制信号的图。

图7是表示图5的电路的单一输出模式中的S参数的图。

图8是表示图5的电路的单一输出模式中的NF的图。

图9是表示图5的电路的分路输出模式中的S参数的图。

图10是表示图5的电路的分路输出模式中的NF的图。

图11是表示图5的电路中的特性的图。

图12是表示图5的电路中没有S23改善电路的情况下的特性的图。

图13是表示图5的电路中没有ΔNF改善电路的情况下的特性的图。

图14是表示一个实施方式所涉及的LNA的一例的电路图。

图15是表示图14的电路的单一输出模式中的S参数的图。

图16是表示图14的电路的单一输出模式中的NF的图。

图17是表示图14的电路的分路输出模式中的S参数的图。

图18是表示图14的电路的分路输出模式中的NF的图。

图19是表示图14的电路中的特性的图。

图20是表示一个实施方式所涉及的LNA的一例的电路图。

图21是表示一个实施方式所涉及的LNA的一例的电路图。

图22是表示图21的电路中的控制信号的图。

图23是表示图21的电路的单一输出模式中的S参数的图。

图24是表示图21的电路的单一输出模式中的NF的图。

图25是表示图21的电路的分路输出模式中的S参数的图。

图26是表示图21的电路的分路输出模式中的NF的图。

图27是表示图21的电路中的特性的图。

图28是表示一个实施方式所涉及的LNA的一例的电路图。

图29是表示一个实施方式所涉及的LNA的一例的电路图。

图30是表示图29的电路中的控制信号的图。

图31是图29的电路中的S23改善电路的说明图。

图32是表示图29的电路的单一输出模式中的S参数的图。

图33是表示图29的电路的单一输出模式中的NF的图。

图34是表示图29的电路的分路输出模式中的S参数的图。

图35是表示图29的电路的分路输出模式中的NF的图。

图36是表示图29的电路中的特性的图。

图37是表示图29的电路与没有S23改善电路的比较例之间的比较的图。

图38是表示一个实施方式所涉及的LNA的一例的电路图。

具体实施方式

以下，参照附图对实施方式进行说明。另外，在本案说明书和附图中，为了易于理解和图示的方便，将一部分的构成部分予以省略、变更或者简化来进行说明及图示，但可期待同样的功能的程度的技术内容也包含在本实施方式中来解释。另外，在附于本案说明书的附图中，为了便于图示和理解的容易度，适当使比例尺及纵横的尺寸比等从实物变更并进行夸张。

在说明中，开关例如可以是n型的MOSFET。通过对该MOSFET的栅极施加规定值以上的电压，开关的漏极-源极间成为导通状态。另外，MOSFET可以是p型，在此情况下，在对栅极施加的电压为规定值以下的情况下，漏极-源极间成为导通状态。

首先，对各实施方式中共用的2个改善电路进行说明。

图1是具备对输出端口间的隔离进行改善的隔离改善电路的高频放大电路(以下，记载为LNA)的电路图。图1的LNA1例如能够配置在SOI基板上。另外，LNA1的周边电路，例如可以将天线开关和LNA1配置在同一个SOI基板上。图1的LNA1例如在便携电话、智能手机等的无线装置中使用，但不论用途、安装场所如何。

LNA1具备输入端口LNAin、及2个输出端口即第1输出端口OUT1和第2输出端口OUT2。具备：单一输出模式，将从输入端口LNAin输入的信号放大，并从任一个输出端口输出；及分路输出模式，将从输入端口LNAin输入的信号放大，并从双方的输出端口输出。尤其是，单一输出模式具备从第1输出端口OUT1输出信号的第1单一输出模式及从第2输出端口OUT2输出信号的第2单一输出模式。以下，将输入端口LNAin记载为端口1，将第1输出端口OUT1记载为端口2，将第2输出端口OUT2记载为端口3，端口间的隔离基于该端口编号来指定。

LNA1具备：具备第1输出端口OUT1的第1放大电路2、具备第2输出端口OUT2的第2放大电路3、及隔离改善电路10。第1放大电路2具备第1晶体管FET11、第3晶体管FET21、第1源极电感器Ls1、第1开关Sw1、第1输出匹配电阻Rd1、第1输出匹配电感器Ld1及第1输出匹配电容器Cout1。

被输入到输入端口LNAin的高频信号，向第1晶体管FET11的栅极输入。从在电源电压VDD与第3晶体管FET21的漏极之间连接的第1输出端口OUT1，该被输入的高频信号被放大后输出。即，通过第1源极电感器Ls1、第1晶体管FET11、第3晶体管FET21、输出匹配所用的第1输出匹配电阻Rd1、第1输出匹配电感器Ld1、第1输出匹配电容器Cout1，信号被放大，进而被匹配后输出。该动作是与基于一般的使源极接地FET与栅极接地FET连接而成的级联连接放大电路的LNA相同的动作，所以详细的说明予以省略。

另外，各种输出匹配用的电路元件是作为一例而示出的，不是以下说明的实施方式中的本质的点。即，输出匹配用的电路元件既可以是别的构成，也可以是设置在第1放大电路2的外侧、广义上为LNA1的外侧的构成。

同样地，第2放大电路3具备第2晶体管FET12、第4晶体管FET22、第2源极电感器Ls2、第2输出匹配电阻Rd2、第2输出匹配电感器Ld2及第2输出匹配电容器Cout2，将被输入至输入端子LNAin的高频信号从第2输出端口OUT2放大输出。

在上述放大电路中，在分路输出模式的情况下，第1开关Sw1及第2开关Sw2接通，双方的放大电路与源极电感器连接，进行信号被放大后输出的动作。另一方面，在单一输出模式的情况下，例如在仅从第1放大电路输出放大信号的情况下，将第1开关Sw1设为接通，将第2开关Sw2设为断开。其结果是，在第1放大电路中，将信号放大后从端口2输出，但在第2放大电路中，不进行信号的放大本身的动作。对栅极被高频地接地的第3晶体管FET21及第4晶体管FET22的栅极施加的偏置电压，也可以同样地进行控制。这样，在单一输出模式中，对于开关及晶体管，可以对应于输出的端口而切换接通/断开状态。各个晶体管及开关的状态，在后述的各实施方式中详细地记载。

隔离改善电路10是对端口2与端口3之间的隔离进行改善的电路。隔离改善电路10具备第3开关Sw3及导纳元件12。以下，将隔离改善电路也记载为S23改善电路。隔离改善电路10将第3晶体管FET21的漏极与第4晶体管FET22的漏极连接。

更详细而言，在将信号放大的晶体管与输出端口(输出匹配电路)之间，以将这些端口彼此连接的方式设置S23改善电路10。即，如图所示，S23改善电路10，将第3晶体管FET21与第1输出端口OUT1之间的节点n1、和第4晶体管FET22与第2输出端口OUT2之间的节点n2之间连接。

第3开关Sw3例如是以在分路输出模式中为接通、在单一输出模式中为断开的方式来控制的开关。这样，通过第3开关Sw3，基于输出模式，使S23改善电路10的连接状态转移。

这里，将输入节点LNAin设为接地电位，并且将除了输出匹配电容器Cout1、Cout2及S23改善电路10以外的电路设为虚拟电路A，并将在设上述虚拟电路A中的节点n1为第1端口、且设节点n2为第2端口时的Y参数的Y21成分设为Y21(A)。另外，将在设导纳元件12的一方的端子为第1端口、且设另一方的端子为第2端口时的Y参数的Y21成分设为Y21(B)。

在本实施方式中，设定为Y21(B)＝－Y21(A)。即，导纳元件12在分路输出模式中将节点n1与节点n2之间的导纳抵消。由此改善LNA1的S23。简单地，导纳元件12例如具备串联地连接的电阻及电容器。

通过具备这样的S23改善电路10，在分路输出模式中，第1输出端子OUT1与第2输出端子OUT2之间的隔离得以改善。

图2是具备在分路输出模式时减轻噪声的噪声指数改善电路的LNA的电路图。与上述的LNA1同样地，例如能够配置在SOI基板上。

在图2中的LNA1中，上述的第1放大电路2及第2放大电路3的构成是同样的。另一方面，代替隔离改善电路，具备噪声指数改善电路20。噪声指数改善电路20，是在第1放大电路2及第2放大电路3中抑制来自另一方的放大电路的噪声的电路。以下，也记载为ΔNF改善电路。ΔNF改善电路20将第1晶体管FET11与第1开关Sw1之间的节点n3、和第2晶体管FET12与第2开关Sw2之间的节点n4连接。

ΔNF是被表示为(分路输出时的NF)－(单一输出时的NF)的值，表示分路输出时与单一输出时的模式间的噪声指数之差。ΔNF改善电路20为，在分路输出的情况下被接通，并欲将分路输出时的输出的噪声较低地抑制到单一输出时的输出的噪声等级为止的电路。

ΔNF改善电路20具备第4开关Sw4及电容器Csx。第4开关Sw4在单一输出模式时为断开，ΔNF改善电路为与各个放大电路不连接的状态。另一方面，在为分路输出模式的情况下，第4开关Sw4接通，在第1晶体管FET11的源极与第2晶体管FET12的源极之间连接电容器Csx。

为了说明电容器Csx的作用，对在第2晶体管FET12的沟道(channel)中产生的噪声蔓延到第1晶体管FET11的栅极的状况进行说明。在第2晶体管FET12的沟道中产生的电流噪声在节点n4感应出噪声电压。该噪声电压经由第2晶体管FET12的栅极-源极间电容向第1晶体管FET11的栅极蔓延。另一方面，也经由电容Csx及第1晶体管FET11的栅极-源极间电容，向第1晶体管FET11的栅极蔓延。因此，如果调整为两者的传递路径的相位差为180°，则在第2晶体管FET12的沟道中产生的噪声不会蔓延到第1晶体管FET11的栅极。同样地，第1晶体管FET11的沟道中产生的噪声不会蔓延到第2晶体管FET12的栅极。

在本实施方式中，如以下那样调整了电容器Csx。具体而言，被调整为，在LNA1的放大对象的频带的中心附近，ΔNF达到最小。

例如，图所示的虚线是各晶体管中的源极-栅极间的寄生电容。在第2晶体管FET12中产生噪声时，经由第2晶体管FET12的寄生电容，噪声传递到第1晶体管FET11及第2晶体管FET12的栅极。在没有ΔNF改善电路20的情况下，该噪声与输入信号相加后被施加于第1晶体管FET11的栅极。

因此，使该噪声的相位错开180°，在ΔNF改善电路20中生成经由第1晶体管FET11的源极-栅极间的寄生电容向第1晶体管FET11的栅极反馈的信号，来抵消噪声。同样地，在第1晶体管FET11中产生噪声的情况下也是，通过ΔNF改善电路，将对第1晶体管FET11及第2晶体管FET12的栅极施加的噪声抵消。

图3是表示ΔNF改善电路20的另一个配置例的图。如该图3所示，ΔNF改善电路可以被设置为，将第1开关Sw1与第1源极电感器Ls1间的节点n5、和第2开关Sw2与第2源极电感器Ls2间的节点n6连接。

另外，在上述中，设为将放大电路内的信号放大的晶体管用2级来构成，但也可以是3级以上的构成。例如，第1放大电路除了第1晶体管FET11及第3晶体管FET21以外，可以还具备同样地、栅极被高频地接地的第5晶体管。第5晶体管，以其源极与第3晶体管FET21的漏极连接的方式、串联地设置在第3晶体管FET21与端口2间。

图4是LNA1的具体的安装例。LNA1除了第1放大电路2、第2放大电路3、S23改善电路10及ΔNF改善电路20以外，例如还具备SPnT开关4及输入匹配电路5。

SPnT开关4(Single-Pole n-Throw Switch：单刀n掷开关)是从与n个波段对应的n个输入信号IN中选择应当放大的信号的波段选择开关。例如，在选择Band7(2620MHz～2690MHz)和Band41(2496MHz～2690MHz)中的某一个进行放大的情况下，Band7包含于Band41，因此在设计成Band41用的放大电路的前级，设置SPDT(Single-Pole Double-Throw：单刀双掷)开关。

在以下说明的LNA1中，选择并输出属于Band41的频带的频率的信号。除了第1放大电路2及第2放大电路3以外，LNA1可以具备与多个频带对应的放大电路，还可以从SPnT开关4对LNA1的外部的放大电路进行输出。在此情况下，可以在与SPnT开关4相同的SOI基板上具备多个LNA等。

从SPnT开关4输出的信号，从端子SWout暂时被输出到外部，经由外部电感器Lext，作为输入信号，从输入端口LNAin被输入。也可以与外部电感器Lext并联地，在LNA1内具备输入匹配电路5。

所输入的信号如上述那样，在并联地设置的第1放大电路2及第2放大电路3中被放大，并通过单一输出或者分路输出的模式来输出。输出端口间的隔离特性或者噪声特性，经由在这2个放大电路间至少设置了任一个的S23改善电路10及ΔNF改善电路20来改善。

另外，在图4中并未示出，但各框根据需要与电源电压Vdd、Vss(或者GND)连接，并被供给必要的电力。另外，对电路中的各晶体管，根据需要(例如，根据输出模式)对其栅极从外部施加偏置电压。LNA1也可以具备受理这些电源电压、偏置电压等的输入的输入端子。另外，在对栅极施加偏置电压的情况下，可以根据需要具备用于抑制高频杂音的电阻及接地电容器等。

以下，关于这些电路，示出更具体的实施方式而进行说明。

(第1实施方式)

图5是表示本实施方式所涉及的LNA1的一例的图。在以下的实施方式中，作为一例，对Band41的频带(2496MHz－2690MHz)进行说明，但并不限于此。例如，对于其他的频带，通过使用改变了电路常数的电路元件，由此通过同样的电路构成来提高性能。

第1放大电路2及第2放大电路3基本上与前述的放大电路是同样的。第1放大电路2还具备：在第1单一输出模式中接通的第5开关FETsw5a、及通过第5开关FETsw5a来控制连接状态的电容器Cin1。同样地，第2放大电路3具备第6开关FETsw5b及电容器Cin2。这些电容器，作为输入侧的匹配电路而动作。即，由于单一输出模式与分路输出模式相比较、阻抗变化，因此为了将两输出模式中的阻抗匹配而设置这些电容器。

第1输出匹配电阻Rd1、第2输出匹配电阻Rd2，为了进行增益调整而如图所示那样采用可变电阻。进而，也可以具备用于根据各输出模式来决定是否从输出端口输出信号的第1输出开关SW1、第2输出开关SW2。即，也可以具备在第1单一输出模式及分路输出模式中被接通，且在第2输出模式中被断开的第1输出开关SW1、及在第2单一输出模式及分路输出模式中被接通，且在第1输出模式中被断开的第2输出开关SW2。

LNA1具备将第1放大电路2与第2放大电路3连接的S23改善电路10、ΔNF改善电路20。

S23改善电路10在各个放大电路侧具备第3开关FETsw3a、FETsw3b。在这些开关间，具备作为导纳元件12而串联地连接的电阻Rdx、电容器Cdx。电阻Rdx及电容器Cdx如前所述那样，被调整为具有将节点n1与节点n2间的导纳抵消的值。

第3开关FETsw3a、FETsw3b，可以栅极彼此连接。这些开关，栅极被输入信号，以在分路输出模式中接通、且在第1单一输出模式及第2单一输出模式中断开。例如，第3开关FETsw3a、FETsw3b具备p型的MOSFET。

ΔNF改善电路20，连接于节点n3、n4间，在各个放大电路侧具备第4开关FETsw4a、FETsw4b。在这些开关间，具备ΔNF改善电容器Csx(噪声指数改善元件)。ΔNF改善电容器Csx如前所述那样，其值被调整为，从第2晶体管FET12向第1晶体管FET11传递的噪声在频带的中央附近例如Band41的频带的中央附近、相位偏移(反转)180°。

第4开关FETsw4a、FETsw4b(噪声指数改善电路第1/第2切换开关)，可以栅极彼此连接。这些开关，栅极被输入信号，以在分路输出模式中接通、且在第1单一输出模式及第2单一输出模式中断开。例如，第4开关FETsw4a、FETsw4b具备n型的MOSFET。

LNA1还具备分别连接在第1放大电路2的节点n5及第2放大电路3的节点n6与输入端口LNAin之间的静电放电保护电路(以下，记载为ESD保护电路)D1、D2。ESD保护电路D1、D2是从输入侧的ESD进行放大电路的保护的电路。ESD保护电路D1、D2，例如将PN结二极管如图所示那样、并联且反向地配置而构成。以往的ESD保护电路设置在输入端口LNAin与接地电位之间，但通过如图5那样连接，ESD保护电路D1的寄生电容成为第1放大电路的输入匹配电路的一部分，ESD保护电路D2的寄生电容成为第2放大电路的输入匹配电路的一部分，因此输入反射特性改善。

图6是表示图5的电路中、各模式的开关的状态或者施加的电压的状态的表。输出模式示出了单一输出模式及分路输出模式。所谓的有效输出，表示信号被输出的端口。在第1单一输出模式中，输出端口OUT1成为有效输出，在第2单一输出模式中，输出端口OUT2成为有效输出，在分路输出模式中，输出端口OUT1、OUT2成为有效输出。

VB21、VB22分别是对第3晶体管FET21的栅极、第4晶体管FET22的栅极施加的偏置电压。Cont1、Cont2、Cont3及Cont4分别是使第1单一输出模式动作的信号、使第2单一输出模式动作的信号、使任意单一输出模式动作的信号及使分路输出模式动作的信号。

第1输出匹配电阻Rd1、第2输出匹配电阻Rd2设为可变电阻，以调整从各输出端口输出的信号的增益。表示其电阻值的是，以Rd1、Rd2的列来表示。SW1、SW2分别表示第1输出开关SW1及第2输出开关SW2的接通，(ON)/断开(OFF)状态。

如图6所示那样对各开关等输入信号时，在图5中的LNA1中，第1单一输出模式、第2单一输出模式及分路输出模式的模式被变更。

例如，如图6所示那样、在第1单一输出模式即输出模式为单一输出、且有效输出为OUT1的情况下，VB21被接通，由此第3晶体管FET21接通，将Cont1设为高(High)，第1开关FETsw1接通，将Cont3设为高(High)，由此第5开关FETsw5a接通，并且SW1接通。

在此情况下，所输入的信号，经由电容器Cx向第1晶体管FET11的栅极、以偏置电压VB1施加偏置地被输入，并且，第1晶体管FET11，由于第1开关FETsw1接通从而经由第1源极电感器Ls1接地。电容器Cx及第1源极电感器作为输入匹配电路发挥功能。另外，电容器Cx也有将信号的直流成分去除的功能。并且，第5开关FETsw5a接通，由此在栅极－源极间连接电容器。第1晶体管FET11的漏极与第3晶体管FET21的源极连接，并经由第1输出匹配电路从第1输出端口OUT1输出。

另一方面，偏置电压VB22被断开，由此第2放大电路的第4晶体管FET22断开。同样地，将Cont2设为低(Low)，由此第2开关FETsw2断开。通过将Cont3设为高(High)，由此S23改善电路10中，第3开关FETsw3a、FETsw3b断开，而不动作。同样地，通过将Cont4设为低(Low)，ΔNF改善电路20也不动作。这样，从输出端口OUT1输出被放大后的信号。

在此情况下，通过减小第1输出匹配电阻Rd1，由此单一输出模式的增益得以抑制，与分路输出模式的增益差得以抑制。关于仅从第2放大电路3进行输出的第2单一输出模式，也进行同样的动作。

在为分路输出模式的情况下，将VB21、VB22都接通，将Cont1、Cont2都设为高(High)，并将SW1、SW2都设为接通，所以第3晶体管FET21、第4晶体管FET22、第1开关FETsw1、第2开关FETsw2全部接通。因此，第1放大电路2、第2放大电路3都与输出端口连接，从各输出端口输出信号。

进而，将Cont3设为低(Low)，所以电容器Cin1、Cin2成为不动作的状态，并且，第3开关FETsw3a、FETsw3b都接通，S23改善电路10在节点n1、n2间，将第1放大电路2与第2放大电路3连接。另外，将Cont4设为高(High)，所以第4开关FETsw4a、FETSw4b都接通，ΔNF改善电路20在节点n3、n4间、将第1放大电路2与第2放大电路3连接。

这样，如图6那样输入控制信号，由此能够切换各单一输出模式及分路输出模式这3个输出模式。进而，在分路输出模式中，S23改善电路10和ΔNF改善电路20这双方的电路成为有效的状态。

以下，关于对本实施方式的单一输出模式时及分路输出模式时的输入输出特性进行表示的参数等，记载了仿真结果。例如，将电源电压设为1.8V，将作为对象的频带设为Band41。在以下的附图中，关于S参数的图表，m1表示频率2496MHz下的观测，m2表示频率2593MHz下的观测，m3表示频率2690MHz下的观测。另外，关于NF的图表，m4表示频率2496MHz下的观测，m5表示频率2593MHz下的观测，m6表示频率2690MHz下的观测。

图7是表示本实施方式所涉及的LNA1的单一输出模式时的输入输出特性即S参数(散射参数)的图。为了简化记述，将输入端口表示为端口1，将输出端口表示为端口2或者端口3，将各S参数表示为S21等。实线表示S21，虚线表示S11，点线表示S22。

输出信号相对于输入信号的放大的程度能够用S21来表示。S21表示在关注的频带(Band41)中越大则增益越高。对于输入信号而言，相对于输入侧端口的反射的程度(反射特性)用S11来表示，在高频电路中，在输入输出端口，原则上要求阻抗匹配，希望较低(例如，为－10dB以下)。

如图所示，可知，S21的曲线在关注的频带中为较高的值。另一方面，可知，S11及S22的曲线在关注的频带中被抑制得较低。

在图的上部所示的数值，表示各观测点处的各参数的数值。单一输出模式中的增益是18dB。另外，S11满足通常在频带内要求的值(－8dB以下)。S22也满足通常在频带内要求的值(－12dB以下)。

图8是表示本实施方式所涉及的LNA1的单一输出模式时的噪声指数(NF：NoiseFigure)的图。在观测到的频带中，NF表示不超过0.86dB的程度的较好的特性。

图9是表示本实施方式所涉及的LNA1的分路输出模式时的S参数的图。单点划线表示S23。输出信号相对于输入信号的放大的程度，如上述那样，以S21来表示。与上述的单一输出模式同样地，相对于输入端口的反射，设为S11，相对于输出端口的反射设为S22。进而，作为分路输出模式固有的问题，输出端口间的信号的传播成为问题。将对从该端口3向端口2的传递特性进行表示的S参数表示为S23。另外，关于S31、S32、S33，并未图示，但第1放大电路2与第2放大电路3的电路常数设为相同，因此基本上能够获得与S21、S23、S22同样的结果。

如图所示，可知，S21的曲线在关注的频带中为较高的值。另一方面，可知，S11、S22及S23的曲线在关注的频带中被抑制得较低。分路输出模式的增益为17dB。另外，S23为－35.1dB以下，满足通常要求的值(－25dB以下)。

单一输出模式中的S23并未明示，但通过SW1、SW2中的断开状态的隔离，来确保端口2，端口3间的隔离。

图10是表示本实施方式所涉及的LNA1的分路输出模式时的噪声指数的图。在观测到的频带中，示出了不超过1.03dB的程度的较好的特性。另外，想要被留意的是，分路输出模式中的频带中心的噪声指数相对于单一输出模式而言，仅劣化了0.11dB。

图11是对上述说明的参数等进行归纳的图。Idd_lna表示对LNA1输入的偏置电流。偏置电流Idd_lna，在未被输入高频信号的情况下，是从VDD端子向LNA1流入的电流。通常，在将偏置电流在适当的范围中设定为较大的值时，能够获得较高的增益。在本实施方式中，作为一例，在单一输出模式中，设为6.3mA，在分路输出模式中，设为12.6mA。

fcenter表示频带的中央的频率、即图中的m2、m5处的结果。示出为频带内的部位，是记载了频带内最差的结果的部位。

关于S23改善电路10和ΔNF改善电路20的效果，示出比较例进行记载。在下述的例子中，分别示出了分路输出模式中的结果。

图12是关于没有S23改善电路10的情况下的LNA及本实施方式所涉及的LNA1、对端口2与端口3之间的传递特性进行表示的图表。可知，在作为目标的频带中，本实施方式所涉及的LNA1具有足够小的S23的值。如上述那样，它们取比通常要求的值充分小的值。

另一方面，没有S23改善电路10的情况下的LNA，作为比较例A以虚线来表示。根据图表可知，与本实施方式相比，取较大的值。进而，成为大幅超过通常要求的值－25dB的结果。根据该情况可知，S23改善电路10起到改善输出间隔离的效果。

图13是关于在没有ΔNF改善电路20的情况下的LNA和本实施方式所涉及的LNA1，对NF进行表示的图表。可知，在作为目标的频带中，本实施方式所涉及的LNA1具有足够小的NF的值。如上述那样，具有较好的噪声特性。

另一方面，在没有ΔNF改善电路20的情况下的LNA，作为比较例B，以虚线来表示。根据图表可知，与本实施方式相比，取较大的值。根据该情况可知，ΔNF改善电路20起到改善噪声指数的效果。

如以上那样，根据本实施方式，关于具有单一输出模式及分路输出模式的LNA，具备改善输出间隔离的S23改善电路10及改善噪声特性的ΔNF改善电路20，由此能够提高输出间隔离，并且使噪声降低。另外，能够在与作为波段选择开关发挥功能的SPnT开关4相同的SOI上配置各放大电路等，因此也能够指望小型化及低耗电化。进而，通过具有ESD保护电路，由此对于静电放电也具有耐受性。

(第2实施方式)

图14是表示本实施方式所涉及的LNA1的一例的图。第1放大电路2及第2放大电路3基本上与前述的第1实施方式是同样的。关于S23改善电路10及ΔNF改善电路20，也与前述的第1实施方式是同样的，但ΔNF改善电路20，在节点n5、n6间将第1放大电路2与第2放大电路3连接。

另外，在LNA1内具备串联地连接的输入匹配电容器C1及第7开关FETsw6的输入匹配电路5与外部电感器Lext并联地连接。设置该输入匹配电路5，来替代前述的图5中的第5开关FETsw5a和电容器Cin1及第6开关FETsw5b和电容器Cin2。以在单一输出模式中电容器C1接通、在分路输出模式中电容器C1断开的方式被开关。

在图14的电路中，各模式的开关状态或者被施加的电压的状态，与第1实施方式同样地、如图6所示那样。在Cont3为高(High)，即为单一输出模式的情况下，第7开关FETsw6接通，电容器C1与外部电感器Lext并联地连接，进行输入信号的匹配。在如图6所示那样对各开关等输入信号时，在图14中的LNA1中，第1单一输出模式、第2单一输出模式及分路输出模式的模式被变更。

以下，关于对本实施方式的单一输出模式时及分路输出模式时的输入输出特性进行表示的参数等，记载仿真结果。例如，将电源电压设为1.8V，将作为对象的频带设为Band41。

图15是表示本实施方式所涉及的LNA1的单一输出模式时的输入输出特性即S参数的图。

如图所示，可知，S21的曲线在关注的频带中为较高的值。另一方面，可知，S11及S22的曲线在关注的频带中被抑制得较低。

单一输出模式中的增益为18dB程度。另外，S11满足通常在频带内要求的值(－8dB以下)。S22也满足通常在频带内要求的值(－12dB以下)。

图16是表示本实施方式所涉及的LNA1的单一输出模式时的噪声指数的图。在观测的频带中，NF示出了不超过0.77dB的程度的较好的特性。

图17是表示本实施方式所涉及的LNA1的分路输出模式时的S参数的图。可知，S21的曲线在关注的频带中为较高的值。另一方面，可知，S11、S22及S23的曲线在关注的频带中被抑制得较低。分路输出模式的增益为17dB程度。另外，S23为－32.4dB以下，满足通常要求的值(－25dB以下)。

单一输出模式中的S23虽未明示，但通过SW1、SW2中的、断开状态的隔离，来确保端口2、端口3间的隔离。

图18是表示本实施方式所涉及的LNA1的分路输出模式时的噪声指数的图。在观测的频带中，示出了不超过0.85dB的程度的较好的特性。另外，想被留意的是，分路输出模式中的频带中心的噪声的指数，相对于单一输出模式，仅劣化了0.076dB。

图19是对上述说明的参数等进行归纳后的图。在本实施方式中，将偏置电流作为一例，在单一输出模式中，设为6.3mA，在分路输出模式中，设为12.6mA。

如以上那样，通过本实施方式也是，关于具有单一输出模式及分路输出模式的LNA，具备改善输出间隔离的S23改善电路10及改善噪声特性的ΔNF改善电路20，由此能够提高输出间隔离，并且能够使噪声降低。同样地，能够在与作为波段选择开关发挥功能的SPnT开关4相同的SOI上配置各放大电路等，因此也能够指望小型化及低耗电化。

图20是在本实施方式中将ΔNF改善电路20的连接部位设于节点n3、n4间的图。即，将ΔNF改善电路20移动到图2的位置。通过这样改变连接位置，也能够获得同样的效果。

(第3实施方式)

图21是表示本实施方式所涉及的LNA1的一例的图。第1放大电路2及第2放大电路3基本上与第1实施方式是同样的，但增加了1级栅极接地的晶体管。另外，替代于增加这些栅极接地的晶体管，而删除了S23改善电路10。

第1放大电路2，在高频地栅极接地的第3晶体管FET21的漏极与第1输出匹配电路之间，还具备第5晶体管FET31。第5晶体管FET31，栅极被高频地接地，源极与第3晶体管FET21的漏极连接，漏极经由第1输出匹配电路而与输出端口OUT1连接。

同样地，第2放大电路3具备高频地栅极接地的第6晶体管FET32，第6晶体管FET32，其源极与第4晶体管FET22的漏极连接，漏极经由第2输出匹配电路而与输出端口OUT2连接。

对于这些第5晶体管FET31及第6晶体管FET32，施加如与第3晶体管FET21及第4晶体管FET22分别同步地成为相同的接通/断开状态那样的偏置电压。

另外，对各输出匹配电路输入了各自的电源电压VDD1、VDD2，但不限于此。例如，与前述的LNA1同样地，VDD1、VDD2可以是共用的VDD。

图22是表示各模式的开关的状态或者施加的电压的状态的表。基本上，与前述的第1实施方式及第2实施方式是同样的，但追加了对第5晶体管FET31及第6晶体管FET32的栅极施加的电压。如该表所示，对第3晶体管FET21的栅极施加的偏置电压VB21与对第5晶体管FET31的栅极施加的偏置电压VB31，在各模式中被进行同样的控制。

即，在第1单一输出模式及分路输出模式中，这些偏置电压VB21、VB31为接通，在第2单一输出模式中为断开。通过这样控制，控制来自第1放大电路2的输出。对第6晶体管FET32的栅极施加的偏置电压VB32也是同样的，在有来自第2放大电路3的输出的第2单一输出模式及分路输出模式中，为接通，在第1单一输出模式中，为断开。另外，优选的是，VB31与VB32的接通时的电压，比VB21与VB22的接通时的电压高。

以下，关于对本实施方式的单一输出模式时及分路输出模式时的输入输出特性进行表示的参数等，记载仿真结果。例如，将电源电压设为1.8V，将作为对象的频带设为Band41。

图23是表示本实施方式所涉及的LNA1的单一输出模式时的输入输出特性即S参数的图。

如图所示，可知，S21的曲线在关注的频带中为较高的值。另一方面，可知，S11及S22的曲线在关注的频带中被抑制得较低。

单一输出模式中的增益为18dB程度。另外，S11满足通常在频带内要求的值(－8dB以下)。S22也满足通常在频带内要求的值(－12dB以下)。

图24是表示本实施方式所涉及的LNA1的单一输出模式时的NF的图。在观测的频带中，NF表示不超过0.89dB的程度的较好的特性。

图25是表示本实施方式所涉及的LNA1的分路输出模式时的S参数的图。可知，S21的曲线在关注的频带中为较高的值。另一方面，可知，S11、S22及S23的曲线在关注的频带中被抑制得较低。分路输出模式的增益是17dB程度。另外，S23是－30.2dB以下，满足通常要求的值(－25dB以下)。

单一输出模式中的S23虽未明示，但通过SW1、SW2中的断开状态的隔离，来确保端口2、端口3间的隔离。

图26是表示本实施方式所涉及的LNA1的分路输出模式时的噪声指数的图。在观测的频带中，示出了不超过0.94dB的程度的较好的特性。另外，想被留意的是，分路输出模式中的频带中心的噪声指数，相对于单一输出模式，仅劣化了0.04dB。

图27是对上述说明的参数等进行归纳后的图。在本实施方式中，将偏置电流作为一例，在单一输出模式中设为5.94mA，在分路输出模式中设为11.87mA。

如以上那样，通过本实施方式也是，关于具有单一输出模式及分路输出模式的LNA，具备改善输出间隔离的S23改善电路10及改善噪声特性的ΔNF改善电路20，由此能够提高输出间隔离，并且能够使噪声降低。同样地，能够在与作为波段选择开关发挥功能的SPnT开关4相同的SOI上配置各放大电路等，因此也能够指望小型化及低耗电化。并且，通过将进行级联连接的晶体管增加到3级，由此能够使ΔNF特性比前述的实施方式优。

图28是表示本实施方式的其他例子的图。在上述的例子中，ΔNF改善电路20在节点n5、n6处将第1放大电路2与第2放大电路3连接，但在该例中，在节点n3、n4处将第1放大电路2与第2放大电路3连接。通过这样改变连接位置，也能够获得同样的效果。

(第4实施方式)

图29是表示本实施方式所涉及的LNA1的一例的图。在本实施方式中，对S23改善电路10进行说明。第1放大电路2及第2放大电路3基本上与前述的第1实施方式是同样的。另外，第3开关Sw3及第4开关Sw4仅描绘了1个，但也可以与前述的实施方式同样地，分别在S23改善电路10及ΔNF改善电路中，以夹着电路元件的方式来设置。ΔNF改善电路20内的电容器Cin1、Cin2，例如是可变电容器，为了取得在单一输出模式和分路输出模式中的阻抗的匹配而设置。

这里，在图29中，在输入端口LNAin的前级设置有输入匹配电路MCin，想拜托留意的是，图29中的输入端口IN是MCin的输入。另外，MCin的构成元件例如是图5中的Lext。

图30是表示各模式的开关的状态或者施加的电压的状态的表。基本上，与前述的各实施方式是同样的。

导纳元件12，基于在分路输出状态下、将输入端口IN与接地电位短接、将输出匹配电路去除、将节点n1设为第1端口、并将节点n2设为第2端口时的Y参数(导纳矩阵)的Y21来决定。

图31表示进行导纳元件12的导纳的调整的电路。输入节点IN与接地电位短接。第1端口Port1连接于节点n1，第2端口Port2连接于节点n2。并且，对节点n1、n2，施加与在分路输出模式中施加的偏置电位相同的电位。

为了在该状态下评价Y参数，在Port1、Port2设置偏置器，施加了规定的电位，在此基础上测定S参数，并变换为Y参数。在本实施方式中，设定为，在频带的中心的频率，导纳元件12的导纳与上述获得的Y参数的Y12成分概略相等。

通过该导纳值，输出间的隔离改善。另外，导纳值的决定，既可以实际地评价、计测，也可以通过仿真来进行。

以下，关于对本实施方式的单一输出模式时及分路输出模式时的输入输出特性进行表示的参数等，记载仿真结果。例如，将电源电压设为1.8V，将作为对象的频带设为Band41。

图32是表示本实施方式所涉及的LNA1的单一输出模式时的输入输出特性即S参数的图。

如图所示，可知，S21的曲线在关注的频带中为较高的值。另一方面，可知，S11及S22的曲线在关注的频带中被抑制得较低。

单一输出模式中的增益为18dB程度。另外，S11满足通常在频带内要求的值(－8dB以下)。S22也满足通常在频带内要求的值(－12dB以下)。

图33是表示本实施方式所涉及的LNA1的单一输出模式时的噪声指数的图。在观测的频带中，NF表示不超过0.86dB的程度的较好的特性。

图34是表示本实施方式所涉及的LNA1的分路输出模式时的S参数的图。可知，S21的曲线在关注的频带中为较高的值。另一方面，可知，S11、S22及S23的曲线在关注的频带中被抑制得较低。分路输出模式的增益是17dB程度。另外，S23是－34.8dB以下，满足通常要求的值(－25dB以下)。

图35是表示本实施方式所涉及的LNA1的分路输出模式时的噪声指数的图。在观测的频带中，表示不超过1.03dB的程度的较好的特性。另外，想被留意的是，分路输出模式中的频带中心的噪声指数，相对于单一输出模式，仅劣化0.17dB。

图36是对上述说明的参数等进行归纳后的图。在本实施方式中，将偏置电流作为一例，在单一输出模式中，设为6.3mA，在分路输出模式中，设为12.6mA。

图37是表示与除了导纳元件12以外(可以也将第3开关Sw3排除)的比较例C之间的S23的比较的图。在用关注的Band41的频带的最差值进行比较时，本实施方式所涉及的LNA1的S23，相对于比较例C，好到22.8dB。

如以上那样，通过本实施方式也是，关于具有单一输出模式及分路输出模式的LNA，具备改善输出间隔离的S23改善电路10及改善噪声特性的ΔNF改善电路20，由此能够提高输出间隔离，并且能够使噪声降低。同样地，能够在与作为波段选择开关发挥功能的SPnT开关4相同的SOI上配置各放大电路等，因此也能够指望小型化及低耗电化。进而，通过根据相对于图31所示的电路的S参数来计算导纳元件12的导纳，由此能够减小对输出端口间的传递特性进行表示的S23的值。

(第5实施方式)

图38是表示本实施方式所涉及的LNA1的一例的图。第1放大电路2及第2放大电路3基本上与前述的各实施方式是同样的。通过对ΔNF改善电路20具备的第4开关FETsw4a、FETsw4b施加限制，想要进一步提高精度。

在本实施方式中，第4开关FETsw4a的栅极氧化膜厚、栅极长度及阈值电压，与第1晶体管FET11相等。同样地，第4开关FETsw4b的栅极氧化膜厚、栅极长度及阈值电压，与第2晶体管FET12相等。基本上，第1晶体管FET11和第2晶体管FET12，使用相同的晶体管，所以第1晶体管FET11、第2晶体管FET12及第4开关FETsw4a、FETsw4b具备的晶体管可以全部相同。

与前述的各实施方式同样地，第4开关FETsw4a、FETsw4b是切换电容器Csx的有效、无效的开关，且为根据输出模式来切换ΔNF改善电路20的连接状态的开关。

在图38的电路中，各模式的开关状态或者施加的电压的状态，与第1实施方式同样地、如图6所示那样。在Cont3为高(High)，即为单一输出模式的情况下，第7开关FETsw6接通，电容器C1与外部电感器Lext并联地连接，进行输入信号的匹配。如图6所示那样、对各开关等输入信号时，在图38中的LNA1中，第1单一输出模式、第2单一输出模式及分路输出模式的模式被变更。

关于本实施方式的仿真结果，与关于前述的第1实施方式进行的说明相同。关于详细，参照前述的第1实施方式的说明及图7至图11所示的内容。

如以上那样，通过本实施方式也是，关于具有单一输出模式及分路输出模式的LNA，具备改善输出间隔离的S23改善电路10及改善噪声特性的ΔNF改善电路20，由此能够提高输出间隔离，并且能够使噪声降低。同样地，能够在与作为波段选择开关发挥功能的SPnT开关4相同的SOI上配置各放大电路等，因此也能够指望小型化及低耗电化。

第4开关FETsw4a、FETsw4b，氧化膜厚Tox、栅极长度Lg与第1晶体管FET11及第2晶体管FET12相同，例如能够形成为可能的最小值。进而，阈值电压Vth也被设计为与第1晶体管FET11等相同的较低的值，例如0.35V，因此与采用具有其他的电路常数的晶体管的情况相比较，这里能够将产生的噪声减小。另外，通过将第4开关FETsw4a、FETsw4b的氧化膜厚Tox、栅极长度Lg及阈值电压Vth设为与第1晶体管FET11及第2晶体管FET12相同，从而可能担心断开时的漏电流，但如果第1开关FETsw1和第2开关FETsw2使用关断泄漏(日语：オフリーク)小的晶体管，则不会产生问题。

在本说明书记载的各实施方式中，所谓的具有相同的电路常数，可以不是严格地相同，例如可以是是相同的电路常数的元件，也可以产生个体差等，只要在此范围内相同即可。另外，这对于权利要求也是同样的，所谓的相同，并不表示严格地相同，也可以有个体差等的微少的误差。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，无意限定发明的范围。这些新的实施方式，能够以其他的各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形，包含在发明的范围及主旨中，并且包含在权利要求书记载的发明及其等同的范围中。例如，在前述的全部的实施方式中，n型的MOSFET，可以根据状况而设为p型的MOSFET，p型的MOSFET也可以根据状况设为n型的MOSFET。进而，关于MOSFET，也可以使用具有同样的功能的其他的晶体管，例如双极型晶体管等、通过电压、电流或者其他的来自外部的开关信号来作为开关元件发挥功能的部件。例如，在使用双极型晶体管的情况下，本说明书中的说明或者权利要求中的、栅极、源极、漏极可以分别替换为基极、集电极(发射极)、发射极(集电极)、这样的适当的组合。在任一替换的情况下都是，对栅极施加的电压或者对基极施加的电流的大小等、开关中所用的物理量，根据各元件的特性，能够适当替换以恰当地进行与具有上述的功能的部件相同的动作。