具体实施方式

参考附图来更详细地描述本发明的各种实施例。然而，本发明不应被解释为限于本文所示的特定配置，而是可以包括不脱离所附权利要求书所限定的本发明的精神和范围的备选配置。

本发明也不受限于任何特定公开的实施例或本文所述的任何特定细节。尽管公开了本发明的一些实施例，但是本领域普通技术人员将理解，可以在不脱离本发明的原理和精神的情况下，对这些实施例中的任何实施例进行改变。在整个说明书中，对“一个实施例”、“另一实施例”等的引用不一定仅是一个实施例，并且对任何这种短语的不同引用不一定是相同的(多个)实施例。当在本文中使用时，术语“实施例”未必指代所有实施例。

在下文中，详细图示了根据实施例的半导体存储器设备及其制造方法。在实施例中，第一方向D1可以是x方向或行方向，第二方向D2可以是基本上垂直于x方向D1的y方向或列方向。第三方向D3可以是基本垂直于第一方向D1和第二方向D2的z方向或竖直方向。备选地，第一方向D1可以是y方向，第二方向D2可以是x方向。

图1是图示了根据实施例的电子设备的视图。

参考图1，电子设备1可以包括主机103和数据存储设备组101，数据存储设备组101被配置为根据主机103的请求来处理数据。

主机103可以包括使用数据存储设备组101作为存储介质的计算设备。

数据存储设备组101可以包括多个数据存储设备10-M和10-1～10-N。

当至少一个数据存储设备10-x被电子设备1的主机103访问时，主机103可以将数据存储设备中的任一数据存储设备设置为主存储设备10-M，并且将其余数据存储设备设置为从存储设备10-1～10-N。因此，数据存储设备组101可以包括主存储设备10-M和从存储设备10-1～10-N。

主机103可以向主存储设备10-M传输读取请求或写入请求，以发起主机103与主存储设备10-M之间的关联数据的交换。

在示例实施例中，当数据存储设备10-M和10-1～10-N在电子设备1内电耦合，并且数据存储设备中的任一数据存储设备被设置为主存储设备10-M时，其余从存储设备10-1～10-N可以被配置为向主存储设备10-M传输设备信息。

主存储设备10-M可以与从存储设备10-1～10-N进行接口，以接收设备信息，设备信息包括从存储设备10-1～10-N的标识信息、容量信息、物理配置信息等。此外，当电功率管理事件根据主存储设备10-M的容量裕度而被触发时，主存储设备10-M可以基于从存储设备10-1～10-N的设备信息来管理从存储设备10-1～10-N的电功率模式。

数据存储设备10可以包括：包括多个页面的多个存储器块；包括存储器块的至少一个平面；以及包括至少一个平面的多个存储器裸片。存储器裸片中的每个存储器裸片可以通过通道以及从通道分支的路径(通路)来进行访问。因此，数据存储设备10的物理配置信息可以包括通道编号、裸片编号、关于对应裸片的平面编号、关于对应平面的存储器块编号、存储器块中的平面尺寸等。

容量裕度可以基于以下中的至少一项来确定：空闲块的数目、在设置时间中触发的垃圾收集的频率、从主机130输入数据的速度(数据输入速度)和数据存储设备10(即，主存储设备10-M)中存储装置120的寿命。在实施例中，数据存储设备10的寿命可以由擦除循环的数目、写入循环的数目或其他合适的信息来确定。

在示例实施例中，当主存储设备10-M的容量裕度不小于阈值TH1时，主存储设备10-M可以作为电子设备1的存储介质而以主动模式操作，以处理主机130的请求。从存储设备10-1～10-N(可以不参与处理主机103的请求)可以处于关断状态或待机状态，或者处于低功耗模式。低功率模式可以是空闲模式或睡眠模式。

相反，当主存储设备10-M的容量裕度低于阈值TH1时，主存储设备10-M可以将从存储设备10-1～10-N中的至少一个改变为主动模式来处理主机103的请求。在实施例中，容量裕度可以细分为多个等级。主存储设备10-M可以基于容量裕度的等级和从存储设备10-1～10-N的设备信息来确定从存储设备10-1～10-N中的哪一个以及多少个从存储设备10-1～10-N被改变为主动模式。

图2至图4是图示了根据实施例的数据存储设备组的类别的视图。

参考图2，数据存储设备组101-1中的数据存储设备10-M和10-1～10-N可以通过通信通道105被彼此访问。当主机选择数据存储设备中的任一数据存储设备作为主存储设备10-M时，从存储设备10-1～10-N将主存储设备10-M识别为一种主机，以根据主存储设备10-M的控制来读取或写入数据。数据存储设备10-M和10-1～10-N可以由主机通过通信通道105直接访问。

参考图3，主机可以被数据存储设备组101-2中的主存储设备10-M通过通信通道105直接访问。从存储设备10-1～10-N可以被主存储设备10-M通过诸如数据总线的路径107直接访问。相反，从存储设备10-1～10-N可以被主机间接访问。在图3中，从存储设备10-1～10-N中的每个从存储设备可以由一个主存储设备10-M控制。因此，从存储设备10-1～10-N将主存储设备10-M识别为一种主机。在实施例中，从存储设备10-1～10-N可以被定位在逻辑上低于主存储设备10-M的类别或层级上。从存储设备10-1～10-N可以位于相同的类别或层级上。

参考图4，主机可以由数据存储设备组101-3中的主存储设备10-M直接访问。至少一个从存储设备10-1可以由主存储设备10-M通过诸如数据总线的路径107来访问。如图4所示，其他从存储设备10-2～10-N中的每个从存储设备可以通过诸如数据总线的路径107而被串联耦合。

在实施例中，从存储设备10-1～10-N可以具有N级结构。即，每个从存储设备将串联布置中的直接上游从存储设备识别为主存储设备或主机，并因此基于从其接收的信息进行操作。

主存储设备10-M可以根据主机103的请求来读取或写入数据。主存储设备10-M可以管理主存储设备10-M中的存储状态。当电功率管理事件发生时，主存储设备10-M可以改变从存储设备10-1～10-N中的至少一个从存储设备的电功率模式。

在实施例中，电功率管理事件可以基于数据存储设备10的容量裕度而被触发。哪个从存储设备10-1～10-N以及多少个从存储设备将改变其相应电功率模式可以基于容量裕度和设备信息来选择。

因此，当主存储设备10-M以主动模式充分处理主机103的请求时，可以不参与处理主机的请求的从存储设备10-1～10-N可以处于关断模式或低功耗模式，以防止消耗电功率。

图5是图示了根据实施例的数据存储设备的视图。

参考图5，实施例的数据存储设备10-x可以包括控制器110和存储装置120。

控制器110可以被配置为响应于主机的请求，或者在从存储设备的情况下，响应于主存储设备10-M的请求，来控制存储装置120。例如，控制器110可以根据主机或主存储设备10-M的写入请求来对存储装置120中的数据进行编程。控制器110可以响应于主机103或主存储设备10-M的读取请求而将存储装置120中的数据传输到主机103或主存储设备10-M。

存储装置120可以被配置为根据控制器110的控制来记录数据或输出数据。存储装置120可以包括易失性存储器设备或非易失性存储器设备。在实施例中，存储装置120可以包括电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电型RAM(FRAM)和/或自旋转矩转移磁性RAM(STT-MRAM)。存储装置120可以包括多个裸片、多个芯片和/或多个封装。此外，存储装置120可以作为单级单元(SLC)组件或者作为多级单元(MLC)组件来操作，在单级单元(SLC)组件中多个单级存储器单元各自存储一比特数据，在多级单元(MLC)组件中多个多级存储器单元各自存储多比特数据。

尽管在附图中未描绘，但是缓冲存储器可以被设置在控制器110内部或外部。当数据存储设备10执行任何操作(包括写入或读取与主机103或主存储设备10-M互锁的数据)时，缓冲存储器可以用作临时存储设备。缓冲存储器可以由缓冲存储器管理器(未示出)来控制。

在实施例中，控制器110可以包括存储设备接口201和电功率管理器203。

存储设备接口201可以提供数据存储设备10-x之间的通信通道。

存储设备接口201可以向由存储设备接口201所识别的主存储设备10-M提供设备信息，设备信息包括标识(ID)信息、容量信息和物理配置信息。存储设备接口201可以从由存储设备接口201识别的主存储设备10-M接收设备信息。

电功率管理器203可以响应于触发电功率管理事件来选择从存储设备10-1～10-N中的至少一个从存储设备。电功率管理器203可以控制(例如，改变)所选择的从存储设备10-1～10-N的电功率模式。

在实施例中，电功率管理事件可以根据主存储设备10-M的容量裕度而被触发。容量裕度可以基于以下中的至少一项来确定：空闲块的数目、在设置时间中触发的垃圾收集的频率、从主机130输入数据的速度(数据输入速度)以及数据存储设备10中存储装置120的寿命。在实施例中，容量裕度可以被细分为多个等级。主存储设备10-M可以基于容量裕度的等级和从存储设备10-1～10-N的设备信息来确定哪些(包括多少个)存储设备10-1～10-N被改变为主动模式。

在实施例中，不同的容量裕度在表1中示出。哪些(包括多少个)从存储设备10-1～10-N被改变为主动模式可以根据容量裕度的等级来确定。

[表1]

在表中，第一至第x阈值TH1至THx可以顺序布置，使得第一阈值TH1最大，而第x阈值THx最小(即，TH1>TH2>TH3>...>THx)。当主存储设备10-M的容量裕度等于或大于第一阈值TH1时，至少主存储设备10-M可以以主动模式操作，以处理主机103的请求。可以不参与处理主机103的请求的从存储设备10-1～10-N可以处于关断模式或状态，或者可以以低功率模式操作。

如表1所示，当主存储设备10-M的容量裕度低于第一阈值TH1且大于或等于第二阈值电压TH2时，主存储设备10-M可以将从存储设备10-1～10-N之中的至少一个从存储设备(例如，从设备1)改变为主动模式以处理主机103的请求。

当主存储设备10-M的容量裕度小于第二阈值TH2且大于或等于第三阈值电压TH3时，主存储设备10-M可以将从存储设备10-1～10-N之中的至少一个从存储设备(例如，从设备2)改变为主动模式以处理主机103的请求。

当主存储设备10-M的容量裕度小于第三阈值TH3且大于或等于第四阈值电压TH4时，主存储设备10-M可以将从存储设备10-1～10-N之中的至少一个从存储设备(例如，从设备1或从设备3)改变为主动模式以处理主机103的请求。

当主存储设备10-M的容量裕度低于第x阈值THx时，主存储设备10-M可以将所有从存储设备从设备1至从设备N(即，从存储设备10-1～10-N)改变为主动模式以处理主机103的请求。

图6是图示了根据实施例的控制器的视图。

参考图6，控制器110可以包括处理器111、主机接口113、ROM1151、RAM 1153、存储器接口119、存储设备接口201和电功率管理器203。

处理器111可以向主机接口113、存储器接口119、存储设备接口201和电功率管理器203提供用于对存储装置120读取或写入数据的各种控制信息。在实施例中，处理器111可以根据针对数据存储设备10的各种操作提供的固件来进行操作。在实施例中，处理器111可以执行垃圾收集、使用闪存转译层(FTL)进行地址映射和/或用于管理存储装置120的损耗均衡。

主机接口113可以根据处理器111的控制而从主机设备接收命令和时钟信号。主机接口113可以提供用于控制数据的输入/输出的通信通道。具体地，主机接口113可以在主机设备和数据存储设备10之间提供物理连接。主机接口113可以与主机设备的总线格式相对应的数据存储设备10进行接口。主机设备的总线格式可以是各种标准接口协议中的任何标准接口协议，例如，安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储器卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行附接的SCSI(SAS)、外围组件互连(PCI)、PCI Express(PCI-e或PCIe)和/或通用闪存(UFS)。

ROM 1151可以存储用于操作控制器110的程序代码(例如，固件、软件和由程序代码使用的代码数据)。

RAM 1153可以存储用于操作控制器110的数据、或由控制器110生成的数据。

存储器接口119可以提供通信通道，信号可以在控制器110和存储装置120之间通过通信通道进行传输。存储器接口119可以根据处理器111的控制而将数据写入存储装置120。存储器接口119可以通过主机接口113而将从存储装置120读取的数据传输到主机。

存储设备接口201可以在数据存储设备10-x之间提供通信通道。

如上所述，数据存储设备组101、101-1、101-2和101-3可以包括主存储设备10-M和从存储设备10-1～10-N。如图2所示，主存储设备10-M和从存储设备10-1～10-N可以由主机103通过通信通道105直接访问。从存储设备10-1～10-N可以将主存储设备10-M识别为其主机。

备选地，如图3所示，主存储设备10-M可以由主机103通过通信通道105直接访问。在图3的布置中，从存储设备10-1～10-N中的每个从存储设备可以通过诸如数据总线的路径107直接访问主存储设备10-M，以将主存储设备10-M识别为主机。

此外，主存储设备10-M可以由主机103通过通信通道105直接访问。从存储设备10-1～10-N可以具有N级结构，其中每个从存储设备可以被任何其他从存储设备通过诸如数据总线的路径107访问。即，如图4所示，从存储设备10-1～10-N中的任一从存储设备可以将从存储设备10-1～10-N中的另一从存储设备识别为主存储设备或主机，并根据其控制来进行操作。

存储设备接口201可以向由存储设备接口201识别的主存储设备10-M提供设备信息，设备信息包括ID信息、容量信息等。存储设备接口201可以从由存储设备接口201识别的主存储设备10-M接收包括标识(ID)信息、容量信息等的设备信息。

电功率管理器203可以通过触发电功率管理事件来改变从存储设备10-1～10-N中的至少一个从存储设备。

图7是图示了根据实施例的电功率管理器203的视图。

参考图7，电功率管理器203可以包括容量裕度确定器2031、从管理器2033、从选择器2035和状态转换组件2037。

容量裕度确定器2031可以将容量裕度与阈值TH1进行比较以触发电功率管理事件。

容量裕度可以基于以下中的至少一项来确定：存储装置120中存储器设备的空闲块的数目、在设置时间中触发的垃圾收集的频率、数据输入速度和寿命。在实施例中，寿命可以由擦除循环的数目、写入循环的数目或其他合适的寿命指示符来确定。

在实施例中，容量裕度可以是多个等级LVl～LVx中的任一等级。容量裕度确定器2031可以基于阈值TH1～THx来确定容量裕度。

从管理器2033可以接收设备信息，该设备信息包括从存储设备10-1～10-N中的每个从存储设备的ID、容量、物理配置等。从存储设备10-1～10-N中的每个从存储设备的物理配置信息可以包括通道编号、路径编号、裸片编号、关于相关联裸片的平面编号、关于相关联平面的存储器块编号、存储器块中的平面尺寸等。

从选择器2035可以响应于由容量裕度确定器2031触发电功率管理事件，基于诸如表1中的信息来选择至少一个从存储设备10-1～10-N以处理主机的请求。在实施例中，从选择器2035可以根据主存储设备10-M的容量裕度或裕度等级，基于诸如表1中的信息来确定从存储设备10-1～10-N中的至少一个从存储设备，该至少一个从存储设备待被改变为主动模式以用于处理主机请求。

状态转换组件2037可以请求由从选择器2035选择的(多个)从存储设备10-1～10-N的电功率模式改变。因此，处于关断状态或低功率模式(断电模式、睡眠模式)的从存储设备10-1～10-N可以被改变为主动模式。

当容量裕度等于或大于阈值TH1时，存储设备可以以主动模式操作，以处理主机103的请求。可以不参与处理主机103的请求的从存储设备10-1～10-N可以处于关断状态，或者可以在低功率模式下操作。低功率模式可以对应于空闲模式或睡眠模式。

当存储设备的容量裕度低于阈值TH1时(如容量裕度确定器2031所确定的)，电功率管理事件可以被触发。

从选择器2035可以基于由从管理器2033收集的设备信息和存储设备的容量裕度来选择从存储设备10-1～10-N中的至少一个从存储设备。状态转换组件2037可以请求改变所选择的(多个)从存储设备10-1～10-N中的电功率，使得对应的(多个)从存储设备10-1～10-N可以被改变为主动模式。

图8是图示了根据实施例的操作数据存储设备的方法的流程图。

当数据存储设备组101可以被安装在电子设备1处时，数据存储设备中的任一数据存储设备可以被选择作为主存储设备10-M，并且其余数据存储设备可以被选择作为从存储设备10-S。

参考图8，在操作S100中，相对于其余从存储设备10-1～10-N充当主设备进行操作的从存储设备10-i的控制器Controller_Si和主存储设备10-M的主控制器Controller_M可以从从存储设备10-1～10-N接收设备信息。图8示出了其余从存储设备10-1～10-N之中的从存储设备10-j的Controller_Sj。

在操作S101和S103中，为了处理主机103的请求，主存储设备10-M或与主存储设备10-M一起操作的从存储设备10-i可以被改变为主动模式以处理主机103的请求。用于处理主机103的请求的主动数据存储设备可以被称为主动存储设备。

在操作S105中，主动存储设备的控制器Controller_M或Controller_Si可以根据设置时间来确定容量裕度。当容量裕度大于阈值TH1时，主动存储设备可以继续处理主机103的请求。

相反，在操作S107中，当容量裕度小于阈值TH1时，主动存储设备的控制器Controller_M或Controller_Si可以基于主动存储设备的容量裕度和在操作S100中获得的设备信息来选择至少一个从存储设备10-j。

在实施例中，容量裕度可以被分类为多个等级之一。容量裕度确定器2031可以基于关于裕度等级LV1～LVx的阈值TH1～THx来确定主动存储设备的容量裕度。

在操作S109中，主动存储设备的控制器Controller_M或Controller_Si可以请求所选择的从存储设备10-j的控制器Controller_Sj的电功率模式改变。在操作S111中，从存储设备10-j然后可以被改变为主动模式。在操作S113中，电功率模式的改变可以被发送到请求电功率模式改变的主动存储设备的控制器Controller_M或Controller_Si。

在操作S115中，因为从存储设备10-j可能处于用于处理主机的请求的状态，所以主动存储设备的控制器Controller_M或Controller_Si可以将主机的请求传输到从存储设备10–j。

在操作S117中，从存储设备10-j可以处理主机的请求。在操作S119中，从存储设备10-j可以将处理结果传输到主动存储设备的控制器Controller_M或Controller_Si。在操作S108中，主动存储设备10-M或10-i可以继续处理主机的请求。

因此，从存储设备10-j可以被改变为主动模式，以被用作主动存储设备。从存储设备10-j的控制器Controller_Sj可以变为主动存储设备(即，从存储设备10-j)的控制器Controller_Si，从而可以根据从存储设备10-j的容量裕度来管理其余从存储设备10-1～10-N的电功率模式。

根据实施例，主存储设备可以根据容量裕度，将数据存储设备101中的一个或多个从存储设备改变为主动模式，以处理主机的请求。因此，因为在处理主机的请求之前，被改变为主动模式的(多个)从存储设备可能处于待机状态或者处于关断或低功率模式，所以电子设备1的功耗可以被减少或最小化。

图9是图示了根据一个实施例的数据存储系统1000的示图。

参考图9，数据存储装置1000可以包括主机设备1100和数据存储设备1200。在一个实施例中，数据存储设备1200可以被配置为固态驱动装置(SSD)。

数据存储设备1200可以包括控制器1210、多个非易失性存储器设备1220-0至1220-n、缓冲存储器设备1230、电源1240、信号连接器1101和功率连接器1103。

控制器1210可以控制数据存储设备1200的一般操作。控制器1210可以包括主机接口、控制组件、用作工作存储器的随机存取存储器、纠错码(ECC)组件和存储器接口。在一个实施例中，控制器1210可以被配置为图1和图2中所示的控制器110。

主机设备1100可以与数据存储设备1200通过信号连接器1101交换信号。信号可以包括命令、地址、数据等。

控制器1210可以对从主机设备1100接收的信号进行分析和处理。控制器1210可以根据用于驱动数据存储设备1200的固件或软件来控制内部功能块的操作。

缓冲存储器设备1230可以临时存储待存储在非易失性存储器设备1220-0至1220-n中的至少一个非易失性存储器设备中的数据。此外，缓冲存储器设备1230可以临时存储从非易失性存储器设备1220-0至1220-n中的至少一个非易失性存储器设备读取的数据。缓冲存储器设备1230中临时存储的数据可以根据控制器1210的控制而被传输到主机设备1100或非易失性存储器设备1220-0至1220-n中的至少一个非易失性存储器设备。

非易失性存储器设备1220-0至1220-n可以用作数据存储设备1200的存储介质。非易失性存储器设备1220-0至1220-n可以通过多个通道CH0至CHn来与控制器1210耦合。一个或多个非易失性存储器设备可以被耦合到一个通道。耦合到相同通道的非易失性存储器设备可以被耦合到相同信号总线和数据总线。

电源1240可以向数据存储设备1200的控制器1210、非易失性存储器设备1220-0至1220-n和缓冲存储器设备1230提供通过功率连接器1103输入的电功率。电源1240可以包括辅助电源。辅助电源可以提供电功率，以允许在突然的电源中断发生时恰当地终止数据存储设备1200。辅助电源可以包括足以存储所需电荷的大容量电容器。

信号连接器1101可以根据主机设备1100和数据存储设备1200之间的接口方案而被配置为各种类型的连接器中的一种或多种类型的连接器。

功率连接器1103可以根据主机设备1100的电源方案，被配置为各种类型的连接器中的一个或多个。

图10是图示了根据一个实施例的数据处理系统3000的示图。参考图10，数据处理系统3000可以包括主机设备3100和存储器系统3200。

主机设备3100可以被配置为板(例如，印刷电路板)的形式。尽管未示出，但是主机设备3100可以包括用于执行主机设备的功能的内部功能块。

主机设备3100可以包括连接端子3110(例如，插座、插槽或连接器)。存储器系统3200可以与连接端子3110配合。

存储器系统3200可以被配置为板(例如，印刷电路板)的形式。存储器系统3200可以被称为存储器模块或存储器卡。存储器系统3200可以包括控制器3210、缓冲存储器设备3220、非易失性存储器设备3231和3232、功率管理集成电路(PMIC)3240以及连接端子3250。

控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图1和图2中所示的控制器110相同的方式进行配置。

缓冲存储器设备3220可以临时存储待存储在非易失性存储器设备3231和3232中的数据。此外，缓冲存储器设备3220可以临时存储从非易失性存储器设备3231和3232读取的数据。在缓冲存储器设备3220中临时存储的数据可以根据控制器3210的控制而被传输到主机设备3100或非易失性存储器设备3231和3232。

非易失性存储器设备3231和3232可以用作存储器系统3200的存储介质。

PMIC 3240可以向存储器系统3200的内部提供通过连接端子3250输入的功率。PMIC 3240可以根据控制器3210的控制来管理存储器系统3200的电功率。

连接端子3250可以被耦合到主机设备3100的连接端子3110。通过连接端子3250，诸如命令、地址、数据等的信号以及功率可以在主机设备3100和存储器系统3200之间传送。连接端子3250可以根据主机设备3100和存储器系统3200之间的接口方案而被配置为各种类型中的一种或多种类型。如所示，连接端子3250可以被设置在存储器系统3200的一侧上。

图11是图示了根据一个实施例的数据处理系统4000的示图。参考图11，数据处理系统4000可以包括主机设备4100和存储器系统4200。

主机设备4100可以被配置为板(例如，印刷电路板)的形式。尽管未示出，但是主机设备4100可以包括用于执行主机设备的功能的内部功能块。

存储器系统4200可以以表面安装型封装的形式进行配置。存储器系统4200可以通过焊球4250而被安装到主机设备4100。存储器系统4200可以包括控制器4210、缓冲存储器设备4220和非易失性存储器设备4230。

控制器4210可以控制存储器系统4200的一般操作。控制器4210可以以与图1和图2中所示的控制器110相同的方式进行配置。

缓冲存储器设备4220可以临时存储待存储在非易失性存储器设备4230中的数据。此外，缓冲存储器设备4220可以临时存储从非易失性存储器设备4230读取的数据。缓冲存储器设备4220中临时存储的数据可以根据控制器4210的控制而被传输到主机设备4100或非易失性存储器设备4230。

非易失性存储器设备4230可以用作存储器系统4200的存储介质。

图12是图示了根据一个实施例的包括数据存储设备的网络系统5000的示图。参考图12，网络系统5000可以包括通过网络5500进行耦合的服务器系统5300和多个客户端系统5410、5420和5430。

服务器系统5300可以响应于来自多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储由多个客户端系统5410至5430提供的数据。对于另一示例，服务器系统5300可以向多个客户端系统5410至5430提供数据。

服务器系统5300可以包括主机设备5100和存储器系统5200。存储器系统5200可以被配置为图1所示的存储器系统10、图9所示的数据存储系统1200、图10中所示的存储器系统3200或图11中所示的存储器系统4200。

图13是图示了根据一个实施例的非易失性存储器设备300的框图，非易失性存储器设备300被包括在数据存储设备(例如，数据存储设备10)中。参考图13，非易失性存储器设备300可以包括存储器单元阵列310、行解码器320、数据读/写块330、列解码器340、电压发生器350和控制逻辑360。

存储器单元阵列310可以包括存储器单元MC，存储器单元MC被布置在如下区域处，字线WL1至WLm和位线BL1至BLn在该区域处彼此相交。

存储器单元阵列310可以包括三维存储器阵列。三维存储器阵列例如具有堆叠结构，该堆叠结构在垂直于半导体衬底的平坦表面的方向上延伸。此外，三维存储器阵列是指包括NAND串的结构，NAND串的存储器单元垂直于半导体衬底的平坦表面堆叠。

三维存储器阵列的结构不限于上述实施例。存储器阵列结构可以以高度集成的方式以水平方向性和竖直方向性形成。在一个实施例中，在三维存储器阵列的NAND串中，存储器单元相对于半导体衬底的表面在水平和竖直方向上布置。存储器单元可以不同地间隔，以提供不同的集成度。

行解码器320可以通过字线WL1至WLm而与存储器单元阵列310耦合。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对由外部设备(未示出)提供的地址进行解码。行解码器320可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可以将由电压发生器350提供的字线电压提供给字线WL1至WLm。

数据读/写块330可以通过位线BL1至BLn而与存储器单元阵列310耦合。数据读/写块330可以包括读/写电路RW1至RWn，读/写电路RW1至RWn分别对应于位线BL1到BLn。数据读/写块330可以根据控制逻辑360的控制来操作。根据操作模式，数据读/写块330可以用作写入驱动器或感测放大器。例如，数据读/写块330可以用作写入驱动器，写入驱动器在写入操作中将由外部设备提供的数据存储在存储器单元阵列310中。对于另一示例，数据读/写块330可以用作感测放大器，感测放大器在读取操作中从存储器单元阵列310读出数据。

列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以对由外部设备提供的地址进行解码。列解码器340可以基于解码结果，将分别与位线BL1至BLn对应的数据读/写块330的读/写电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器耦合。

电压发生器350可以生成将在非易失性存储器设备300的内部操作中使用的电压。由电压发生器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如，编程操作中生成的编程电压可以被施加到待执行编程操作的存储器单元的字线。对于另一示例，擦除操作中生成的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区域。对于又一示例，读取操作中生成的读取电压可以被施加到待执行读取操作的存储器单元的字线。

控制逻辑360可以基于由外部设备提供的控制信号来控制非易失性存储器设备300的一般操作。例如，控制逻辑360可以控制非易失性存储器设备300的操作(例如，非易失性存储器设备300的读取、写入和擦除操作)。

本发明所公开的实施例旨在作为示例，并不限制本发明。各种备选方案和等效方案是可能的。本发明不受本文描述的任何实施例的限制。本发明也不限于任何特定类型的半导体设备。鉴于本公开，本领域技术人员将理解，可以进行添加、减少和/或修改，所有这些添加、减少和/或修改均旨在落入所附权利要求的范围内。