阅读说明：本技术 一种六轴驱控一体机 (Six drive accuse all-in-one ) 是由 李兴桂 周永森 蒋学程 刘金建 冯招程 于 2020-03-20 设计创作，主要内容包括：本发明涉及一种六轴驱控一体机,用于连接和控制伺服电机或是步进电机,包括壳体以及设置在壳体内的电路板,所述壳体为上盖板与下盖板组成的盒体,所述上盖板包括一体成型的一顶板、一前侧板和两侧板,所述下盖板包括一体成型的一底板和一后侧板。使用一个电路板既可以驱动6个步进电机,也可以驱动6个伺服电机；也可以驱动一部分步进电机,另外一部分驱动伺服电机；实现了使用一个电路板,可以将控制算法和驱动算法全部放进此电路板里。(The invention relates to a six-shaft driving and controlling integrated machine which is used for connecting and controlling a servo motor or a stepping motor and comprises a shell and a circuit board arranged in the shell, wherein the shell is a box body consisting of an upper cover plate and a lower cover plate, the upper cover plate comprises a top plate, a front side plate and two side plates which are integrally formed, and the lower cover plate comprises a bottom plate and a rear side plate which are integrally formed. One circuit board can drive 6 stepping motors and also can drive 6 servo motors; or drive a part of stepping motors, and the other part drives servo motors; the control algorithm and the driving algorithm can be completely put into the circuit board by using one circuit board.)

一种六轴驱控一体机

技术领域

本发明涉及驱动控制技术领域，特别是一种六轴驱控一体机。

背景技术

对于市场上的不少应用(比如螺丝机，点胶机，焊接机，AGV小车，SCARA机器人等)，可以采用低压直流的6轴步进系统或者6轴伺服系统。其中对于6轴步进系统一般采用一个运动控制器，加上6个低压直流步进驱动器，以及6个步进电机的方式；其中运动控制器和每个步进驱动器之间通过外部连线实现连接；而每个步进驱动器通过动力线连接到步进电机的A+、A-、B+、B-上面。

对于市场上的低压直流6轴伺服系统，一般采用一个运动控制器，加上6个低压直流伺服驱动器，以及6个伺服电机的方式；其中运动控制器和每个伺服驱动器之间通过外部连线实现连接；而每个伺服驱动器通过动力线连接到伺服电机的U、V、W、GND上面；安装和线路连接复杂,6个电机运行起来后，会产生反电动势抬高母线电压的问题。目前市面上的六轴驱控一体柜机，都采用柜式结构；里面有很多个电路板；整体体积比较大。

发明内容

为解决上述问题，本发明的目的是提供一种六轴驱控一体机，将6个低压直流驱动器的功能以及运动控制的功能都集成在同一个电路板上；实现一个电路板驱动六个电机(该6个电机可以全部为伺服电机；该6个电机也可以全部为步进电机；甚至可以一部分为伺服电机，余下为步进电机)。

本发明实施例中采用以下方案实现：提供一种六轴驱控一体机,包括壳体以及设置在壳体内的电路板，所述壳体为上盖板与下盖板组成的盒体，所述上盖板包括一体成型的一顶板、一前侧板和两侧板，两侧板的底部设置有向外翻折的压边，压边上开设有第一固定孔组，两侧板上横向阵列开设有散热孔，前侧板上横向排布有若干个用于安装接口的接口孔位，顶板的后侧边缘对称设置有定位凸部；所述下盖板包括一体成型的一底板和一后侧板，后侧板上水平方向等间距开设有若干个用于安装接口的接口孔位，后侧板的上部边缘开设有定位凹部；底板的上表面开设有第二固定孔组、第三固定孔组和第四固定孔组，底板的下表面设置有散热翅片；所述底板上表面开设有安装凹槽；

所述电路板包括双计算核心，以及分别与所述双计算核心连接的隔离电源电路、六个电机驱动电路、反电动势泄放电路、外部隔离输入电路、外部隔离输出电路、母线电压采集电路，每一个电机驱动电路模块连接一电机，用于连接和控制伺服电机或是步进电机。

本发明一实施例中，所述双计算核心包括TMS320F28375S型DSP芯片和XC6SLX16-2CSG324型的FPGA芯片，所述DSP芯片与所述FPGA芯片通过扩展总线连接；所述电机驱动电路包括第一H桥电路、第二H桥电路、第三H桥电路、第四H桥电路；FPGA芯片的E16管脚接出S1AP_H信号，FPGA芯片的G13管脚接出S1AP_L信号；FPGA芯片的H12管脚接出S1AN_H信号；FPGA芯片的D18管脚接出S1AN_L信号，FPGA芯片的D17管脚接出S1BP_H信号，FPGA芯片的G14管脚接出S1BP_L信号，FPGA芯片的F14管脚接出S1BN_H信号，FPGA芯片的C18管脚接出S1BN_L信号；

本发明一实施例中，所述第一H桥电路包括光耦合器U1、光耦合器U4、MOS管Q2、MOS管Q3、隔离霍尔电流传感器U3；光耦合器U1的第6管脚连接电容C5和二极管D1的负极，二极管D1的正极经电阻R1连接至15V高电平，电容C5的另一端连接光耦合器U1的第4管脚，光耦合器U1的第4管脚与电阻R5的一端和MOS管Q2的第3管脚连接；光耦合器U1的第5管脚与电阻R5的另一端连接，光耦合器U1的第5管脚与MOS管Q2的第1管脚连接，MOS管Q2的第2管脚连接至48V高电平；光耦合器U1的第3管脚接地；光耦合器U1的第1管脚经电阻R3连接FPGA芯片的E16管脚；

光耦合器U4的第6管脚连接电容C8和电阻R9的一端，电阻R9的另一端连接至15V高电平，电容C8的另一端连接光耦合器U4的第4管脚，光耦合器U4的第4管脚与电阻R12的一端和MOS管Q3的第3管脚连接；光耦合器U4的第5管脚与电阻R12的另一端连接，光耦合器U4的第5管脚与MOS管Q3的第1管脚连接，MOS管Q3的第3管脚连接至高压地；光耦合器U4的第3管脚接地；光耦合器U4的第1管脚经电阻R11连接FPGA芯片的G13管脚；MOS管Q3的第2管脚与MOS管Q2的第3管脚连接，MOS管Q3的第2管脚与隔离霍尔电流传感器U3的第3管脚和第4管脚连接，隔离霍尔电流传感器U3的第8管脚连接5V高电平，隔离霍尔电流传感器U3的第7管脚经电阻R7连接至DSP芯片的AD转换功能接口，同时通过电阻R8接地；隔离霍尔电流传感器U3的第6管脚经电容C7接地，隔离霍尔电流传感器U3的第5管脚接地；隔离霍尔电流传感器U3的第1管脚、第2管脚并联，并连接至电机插座J2的第1管脚，输出信号M1A+_U。

本发明一实施例中，所述第二H桥电路包括光耦合器U7、光耦合器U11、MOS管Q5、MOS管Q6；光耦合器U7的第6管脚连接电容C9和二极管D4的负极，二极管D4的正极经电阻R15连接至15V高电平，电容C9的另一端连接光耦合器U7的第4管脚，光耦合器U7的第4管脚与电阻R22的一端和MOS管Q5的第3管脚连接；光耦合器U7的第5管脚与电阻R22的另一端连接，光耦合器U7的第5管脚与MOS管Q5的第1管脚连接，MOS管Q5的第2管脚连接至48V高电平；光耦合器U7的第3管脚接地；光耦合器U7的第1管脚经电阻R26连接FPGA芯片的和H12管脚；

光耦合器U11的第6管脚连接电容C12和电阻R29的一端，电阻R29的另一端连接至15V高电平，电容C12的另一端连接光耦合器U11的第4管脚，光耦合器U11的第4管脚与电阻R33的一端和MOS管Q6的第3管脚连接；光耦合器U11的第5管脚与电阻R33的另一端连接，光耦合器U11的第5管脚与MOS管Q6的第1管脚连接，MOS管Q6的第3管脚连接至高压地；光耦合器U11的第3管脚接地；光耦合器U11的第1管脚经电阻R32连接FPGA芯片的D18管脚；MOS管Q6的第2管脚与MOS管Q5的第3管脚连接在一起，并连接至电机插座J2的第2管脚，输出信号M1A-_V。

本发明一实施例中，所述第三H桥电路包括光耦合器U13、光耦合器U17、MOS管Q8、MOS管Q9、隔离霍尔电流传感器U14；光耦合器U13的第6管脚连接电容C14和二极管D6的负极，二极管D6的正极经电阻R39连接至15V高电平，电容C14的另一端连接光耦合器U13的第4管脚，光耦合器U13的第4管脚与电阻R42的一端和MOS管Q8的第3管脚连接；光耦合器U13的第5管脚与电阻R42的另一端连接，光耦合器U13的第5管脚与MOS管Q8的第1管脚连接，MOS管Q8的第2管脚连接至48V高电平；光耦合器U13的第3管脚接地；光耦合器U13的第1管脚经电阻R41连接FPGA芯片的D17管脚；

光耦合器U17的第6管脚连接电容19和电阻R49的一端，电阻R49的另一端连接至15V高电平，电容C19的另一端连接光耦合器U17的第4管脚，光耦合器U17的第4管脚与电阻R54的一端和MOS管Q9的第3管脚连接；光耦合器U17的第5管脚与电阻R54的另一端连接，光耦合器U17的第5管脚与MOS管Q9的第1管脚连接，MOS管Q9的第3管脚连接至高压地；光耦合器U17的第3管脚接地；光耦合器U17的第1管脚经电阻R57连接FPGA芯片的G14管脚；MOS管Q9的第2管脚与MOS管Q8的第3管脚连接，MOS管Q9的第2管脚与隔离霍尔电流传感器U14的第3管脚和第4管脚连接，隔离霍尔电流传感器U14的第8管脚连接5V高电平，隔离霍尔电流传感器U14的第7管脚经电阻R44连接至DSP芯片的AD转换功能接口，同时通过电阻R46接地；隔离霍尔电流传感器U14的第6管脚经电容C18接地，隔离霍尔电流传感器U14的第5管脚接地；隔离霍尔电流传感器U14的第1管脚、第2管脚并联,并连接至电机插座J2的第3管脚，输出信号M1B+_W。

本发明一实施例中，所述第四H桥电路包括光耦合器U18、光耦合器U19、MOS管Q10、MOS管Q11；光耦合器U18的第6管脚连接电容C24和二极管D7的负极，二极管D7的正极经电阻R60连接至15V高电平，电容C24的另一端连接光耦合器U18的第4管脚，光耦合器U18的第4管脚与电阻R63的一端和MOS管Q10的第3管脚连接；光耦合器U18的第5管脚与电阻R63的另一端连接，光耦合器U18的第5管脚与MOS管Q10的第1管脚连接，MOS管Q10的第2管脚连接至48V高电平；光耦合器U18的第3管脚接地；光耦合器U18的第1管脚经电阻R61连接FPGA芯片的和F14管脚；

光耦合器U19的第6管脚连接电容C25和电阻R65的一端，电阻R65的另一端连接至15V高电平，电容C25的另一端连接光耦合器U19的第4管脚，光耦合器U19的第4管脚与电阻R68的一端和MOS管Q11的第3管脚连接；光耦合器U19的第5管脚与电阻R68的另一端连接，光耦合器U19的第5管脚与MOS管Q11的第1管脚连接，MOS管Q11的第3管脚连接至高压地；光耦合器U19的第3管脚接地；光耦合器U19的第1管脚经电阻R67连接FPGA芯片的C18管脚；MOS管Q11的第2管脚与MOS管Q10的第3管脚连接在一起，并连接至电机插座J2的第4管脚，输出信号M1B-GND。

本发明一实施例中，所述外部隔离输入电路包括光电耦合器EL357NB U8；光电耦合器EL357NB U8的第1管脚与电阻R28的一端连接，第2管脚与电阻R30和二极管D3的正极连接，第3管脚接地，第4管脚与电阻R24和电阻R27的一端连接，二极管D3的负极与电阻R28的另一端连接至24V高电平，电阻R27的另一端连接至3.3V高电平；电阻R24的另一端经电容C11接地，同时连接至双计算核心。

本发明一实施例中，所述外部隔离输出电路包括光电耦合器EL357NB U12；光电耦合器EL357NB U12的第1管脚与电阻R35的一端连接，第2管脚接地，第3管脚与电阻R37和电阻R38的一端连接，电阻R38的另一端接GND_HV高压地，第4管脚连接至24V高电平；电阻R35的另一端经电阻R36接地，同时连接至双计算核心；电阻R37的另一端和三极管Q7的基极连接，三极管Q7的集电极，三极管Q7的发射极连接至高压地和电容C13；三极管Q7的集电极和电容C13的另一端连接二极管D5的正极，二极管D5的负极连接至24V高电平。

本发明一实施例中，所述反电动势泄放电路包括隔离驱动器ACPL-W314 U5和与非门逻辑芯片SN74AHCT1G00DBV U10，隔离驱动器ACPL-W314 U5的第3管脚连接与电阻R16的一端和电阻R20的一端连接，电阻R16的另一端连接隔离驱动器ACPL-W314 U5的第1管脚并并通过电阻R14连接至5V高电平，隔离驱动器ACPL-W314 U5的第6管脚连接15V高电平，隔离驱动器ACPL-W314 U5的第4管脚连接至高压地，隔离驱动器ACPL-W314 U5的第5管脚与电阻R19和MOS管Q4的第1管脚连接，R19的另一端连接至高压地，MOS管Q4的第3管脚连接至高压地，MOS管Q4的第2管脚与二极管D2的正极和大功率水泥电阻J1的第2管脚连接；二极管D2的负极与大功率水泥电阻J1的第1管脚连接，同时连接至48V高电平；电阻R20的另一端连接与非门逻辑芯片SN74AHCT1G00DBV U10的第4管脚，与非门逻辑芯片SN74AHCT1G00DBV U10的第3管脚接地，与非门逻辑芯片SN74AHCT1G00DBV U10的第1管脚经电阻R17连接与非门逻辑芯片SN74AHCT1G00DBV U10的第5管脚，并一起连接至5V高电平；与非门逻辑芯片SN74AHCT1G00DBV U10的第2管脚经电阻R25接地，同时连接至双计算核心。

本发明一实施例中，所述隔离电源电路为外部输入直流电压为+VH48V的15W电源模块URB4805YMD-15WR3，实现48V到5V的隔离转换；

所述母线电压采集电路包括电压隔离传感器ACPL-C87A U15和TLV2371IDBV U16，电压隔离传感器ACPL-C87A U15的第2管脚连接电阻R50，电阻R50的另一端与电容C20的一端、电阻R56的一端、电阻R47的一端连接，电阻R47的另一端连接电阻R45的一端，电阻R45的另一端连接至48V高电平；电阻R56的另一端与电容C20的另一端连接，同时连接至高压地；电压隔离传感器ACPL-C87A U15的第3管脚与第4管脚连接，同时连接至高压地；电压隔离传感器ACPL-C87A U15的第1管脚连接至5V高电平；电压隔离传感器ACPL-C87A U15的第8管脚连接至5V高电平；电压隔离传感器ACPL-C87A U15的第5管脚接地；电压隔离传感器ACPL-C87A U15的第7管脚通过电阻R51的与TLV2371IDBV U16的第3管脚连接，TLV2371IDBV U16的第3管脚连接与电阻R48和电容C17的一端连接，电阻R48和电容C17的另一端相连并接地；电压隔离传感器ACPL-C87A U15的第6管脚经电阻R55与TLV2371IDBV U16的第4管脚连接，TLV2371IDBV U16的第4管脚连接与电阻R59和电容C23的一端连接，TLV2371IDBV U16的第1管脚连接电阻R59和电容C23的另一端；TLV2371IDBV U16的第2管脚接地；TLV2371IDBV U16的第5管脚连接至5V高电平；TLV2371IDBV U16的第1管脚经电阻R53连接至双计算核心。

本发明的有益效果：本发明提供一种六轴驱控一体机，采用一个电路板，同时驱动6个电机。对于6轴步进系统，只需要采用我们的6轴驱控一体机，直接连接6个步进电机即可实现连接；对于6轴伺服系统，只需要采用我们的6轴驱控一体机，直接连接6个伺服电机，也可以驱动一部分步进电机，另外一部分驱动伺服电机(总共可以驱动6个，只需要修改运行软件即可实现)。整个系统采用功率地(高压地)和数字地(逻辑地)完全隔离的方式，以减少大功率部分电路对数字系统的干扰；所采用的全隔离电源模块采用金升阳的URB4805YMD-15WR3电源模块；采用TI的DSP芯片和XILINX品牌的FPGA芯片作为双计算核心；同时具有6个电机驱动电路；针对6个电机运行起来后，会产生反电动势抬高母线电压的问题，通过隔离电压传感电路来实时采集母线电压电平，当发现母线电压超过软件设置的阈值后，启动反电动势泄放电路将母线反电动势能量泄放到合理电平；另外本产品有24路低电平有效隔离输入信号，以及16路隔离输出电路。对于其他公司的产品，如果要接伺服电机，可以同一个硬件控制电路板，只需要通过加载不同的软件代码，就可以在驱动伺服电机和步进电机之间做转换。

附图说明

图1是上盖板和下盖板的组件分立示意图。

图2是上盖板的三视图。

图3是下盖板的三维视图。

图4是下盖板的主视图和俯视图。

图5是六轴驱控一体电路的电路原理框图。

图6是隔离电源电路的示意图。

图7是DSP和FPGA之间的通信接口电路连接示意图。

图8是电机驱动和电流采集电路连接示意图。

图9是第一H桥电路示意图。

图10是第二H桥电路示意图。

图11是第三H桥电路示意图。

图12是第四H桥电路示意图。

图13是电机插座连接示意图。

图14是母线电压采集电路示意图。

图15是反电动势泄放电路示意图。

图16是外部隔离输入电路示意图。

图17是外部隔离输出电路示意图。

图18为两箱混合式步进电机失步判别方法。

具体实施方式

下面结合附图对本发明做进一步说明。

本发明提供一种六轴驱控一体机，包括壳体以及设置在壳体内的电路板，所述壳体为上盖板1与下盖板2组成的盒体，请参阅图1；所述上盖板1包括一体成型的一顶板11、一前侧板12和两侧板13，两侧板13的底部设置有向外翻折的压边131，压边131上开设有第一固定孔组31，两侧板13上横向阵列开设有散热孔41，前侧板12上横向排布有若干个用于安装接口的接口孔位51，顶板11的后侧边缘对称设置有定位凸部111，上盖板1、下盖板2组装在一起的时候起到定位的作用，请参阅图1、图2；所述下盖板2包括一体成型的一底板21和一后侧板22，后侧板22上水平方向等间距开设有若干个用于安装接口的接口孔位51，后侧板22的上部边缘开设有定位凹部221，上盖板1、下盖板2组装在一起的时候起到定位的作用，请参阅图3；底板21的上表面开设有第二固定孔组32、第三固定孔组33和第四固定孔组34，底板21的下表面设置有散热翅片；所述底板上表面开设有安装凹槽，请参阅图3、图4。

请参阅图5，所述电路板包括双计算核心，以及分别与所述双计算核心连接的隔离电源电路、六个电机驱动电路、反电动势泄放电路、外部隔离输入电路、外部隔离输出电路、母线电压采集电路，每一个电机驱动电路模块连接一电机，用于连接和控制伺服电机或是步进电机。

请参阅图5至图8，本发明一实施例中，所述双计算核心包括TMS320F28375S型DSP芯片和XC6SLX16-2CSG324型的FPGA芯片，所述DSP芯片与所述FPGA芯片通过扩展总线连接，扩展总线主要包括13根地址线(EMA_A0～A12),16根数据线(EMA_D0～D15),还有时钟信号EMA_CLK,读信号EMA_RD,写信号EMA_WR,片选信号EMA_CS2组成；所述电机驱动电路包括第一H桥电路、第二H桥电路、第三H桥电路、第四H桥电路；FPGA芯片的E16管脚接出S1AP_H信号，FPGA芯片的G13管脚接出S1AP_L信号；FPGA芯片的H12管脚接出S1AN_H信号；FPGA芯片的D18管脚接出S1AN_L信号，FPGA芯片的D17管脚接出S1BP_H信号，FPGA芯片的G14管脚接出S1BP_L信号，FPGA芯片的F14管脚接出S1BN_H信号，FPGA芯片的C18管脚接出S1BN_L信号；这8个信号都是用来驱动第一个电机的，由FPGA芯片来输出PWM信号给后续的驱动电路。

请参阅图5、图8、图9、图13，本发明一实施例中，所述第一H桥电路包括光耦合器U1、光耦合器U4、MOS管Q2、MOS管Q3、隔离霍尔电流传感器U3；光耦合器U1的第6管脚连接电容C5和二极管D1的负极，二极管D1的正极经电阻R1连接至15V高电平，电容C5的另一端连接光耦合器U1的第4管脚，光耦合器U1的第4管脚与电阻R5的一端和MOS管Q2的第3管脚连接；光耦合器U1的第5管脚与电阻R5的另一端连接，光耦合器U1的第5管脚与MOS管Q2的第1管脚连接，MOS管Q2的第2管脚连接至48V高电平；光耦合器U1的第3管脚接地；光耦合器U1的第1管脚经电阻R3连接FPGA芯片的E16管脚；

光耦合器U4的第6管脚连接电容C8和电阻R9的一端，电阻R9的另一端连接至15V高电平，电容C8的另一端连接光耦合器U4的第4管脚，光耦合器U4的第4管脚与电阻R12的一端和MOS管Q3的第3管脚连接；光耦合器U4的第5管脚与电阻R12的另一端连接，光耦合器U4的第5管脚与MOS管Q3的第1管脚连接，MOS管Q3的第3管脚连接至高压地；光耦合器U4的第3管脚接地；光耦合器U4的第1管脚经电阻R11连接FPGA芯片的G13管脚；MOS管Q3的第2管脚与MOS管Q2的第3管脚连接，MOS管Q3的第2管脚与隔离霍尔电流传感器U3的第3管脚和第4管脚连接，隔离霍尔电流传感器U3的第8管脚连接5V高电平，隔离霍尔电流传感器U3的第7管脚经电阻R7连接至DSP芯片的AD转换功能接口，同时通过电阻R8接地；隔离霍尔电流传感器U3的第6管脚经电容C7接地，隔离霍尔电流传感器U3的第5管脚接地；隔离霍尔电流传感器U3的第1管脚、第2管脚并联，并连接至电机插座J2的第1管脚，输出信号M1A+_U，实现和外部电机的连接；如果外接的是步进电机则M1A+_U连接到步进电机的A+相；如果外部连接的是伺服电机，则M1A+_U连接到伺服电机的U相；其中U1输入为FPGA发出的PWM信号S1AP_H；结合R1和D1，C5组成了自举电路来给U1供电；U1输出驱动后端的大功率MOS管Q2；然后类似地U4为光耦，FPGA发出的PWM信号为S1AP_L。结合C6，R9组成的自举电路来给U4供电；U4输出驱动后端的大功率MOS管Q3；这里面FPGA作为一个可编程逻辑阵列芯片，必须保证输出的S1AP_H和S1AP_L这两个信号，不能同时输出高电平；必须做一个死区保护功能；不然如果两个信号同时输出高电平则后端Q2和Q3同时导通，则Q2第2管脚的+VH48V和Q3的第3管脚的高压地GND_HV将直接导通；导致两个MOS管烧毁；U3可以采集到从U3第3管脚和U3第4管脚这2个管脚的输入电流，然后经过U3内部从U3第1管脚和U3第2管脚并联输出的电流，并且转换为电压信号，从U3第7管脚这个VIOUT管脚输出信号名称为I1_AU；I1_AU连接到DSP芯片的AD转换功能接口进行模数转换就可以计算出流过电机该相的电流。

请参阅图5、图8、图10、图13，本发明一实施例中，所述第二H桥电路包括光耦合器U7、光耦合器U11、MOS管Q5、MOS管Q6；光耦合器U7的第6管脚连接电容C9和二极管D4的负极，二极管D4的正极经电阻R15连接至15V高电平，电容C9的另一端连接光耦合器U7的第4管脚，光耦合器U7的第4管脚与电阻R22的一端和MOS管Q5的第3管脚连接；光耦合器U7的第5管脚与电阻R22的另一端连接，光耦合器U7的第5管脚与MOS管Q5的第1管脚连接，MOS管Q5的第2管脚连接至48V高电平；光耦合器U7的第3管脚接地；光耦合器U7的第1管脚经电阻R26连接FPGA芯片的和H12管脚；

光耦合器U11的第6管脚连接电容C12和电阻R29的一端，电阻R29的另一端连接至15V高电平，电容C12的另一端连接光耦合器U11的第4管脚，光耦合器U11的第4管脚与电阻R33的一端和MOS管Q6的第3管脚连接；光耦合器U11的第5管脚与电阻R33的另一端连接，光耦合器U11的第5管脚与MOS管Q6的第1管脚连接，MOS管Q6的第3管脚连接至高压地；光耦合器U11的第3管脚接地；光耦合器U11的第1管脚经电阻R32连接FPGA芯片的D18管脚；MOS管Q6的第2管脚与MOS管Q5的第3管脚连接在一起，并连接至电机插座J2的第2管脚，输出信号M1A-_V，实现和外部电机的连接；如果外接的是步进电机则M1A-_V连接到步进电机的A-相；如果外部连接的是伺服电机，则M1A-_V连接到伺服电机的V相；U7输入为FPGA发出的PWM信号S1AN_H；结合R15和D4，C9组成了自举电路来给U7供电；U7输出驱动后端的大功率MOS管Q5；然后类似地U11，FPGA发出的PWM信号为S1AN_L。结合C12，R29组成的自举电路来给U11供电；U11输出驱动后端的大功率MOS管Q6；这里面FPGA作为一个可编程逻辑阵列芯片，必须保证输出的S1AN_H和S1AN_L这两个信号，不能同时输出高电平；必须做一个死区保护功能；不然如果两个信号同时输出高电平则后端Q5和Q6同时导通；将导致Q5第2管脚的+VH48V和Q6第3管脚的高压地GND_HV将直接导通；导致两个MOS管烧毁。

请参阅图5、图8、图11、图13，本发明一实施例中，所述第三H桥电路包括光耦合器U13、光耦合器U17、MOS管Q8、MOS管Q9、隔离霍尔电流传感器U14；光耦合器U13的第6管脚连接电容C14和二极管D6的负极，二极管D6的正极经电阻R39连接至15V高电平，电容C14的另一端连接光耦合器U13的第4管脚，光耦合器U13的第4管脚与电阻R42的一端和MOS管Q8的第3管脚连接；光耦合器U13的第5管脚与电阻R42的另一端连接，光耦合器U13的第5管脚与MOS管Q8的第1管脚连接，MOS管Q8的第2管脚连接至48V高电平；光耦合器U13的第3管脚接地；光耦合器U13的第1管脚经电阻R41连接FPGA芯片的D17管脚；

光耦合器U17的第6管脚连接电容19和电阻R49的一端，电阻R49的另一端连接至15V高电平，电容C19的另一端连接光耦合器U17的第4管脚，光耦合器U17的第4管脚与电阻R54的一端和MOS管Q9的第3管脚连接；光耦合器U17的第5管脚与电阻R54的另一端连接，光耦合器U17的第5管脚与MOS管Q9的第1管脚连接，MOS管Q9的第3管脚连接至高压地；光耦合器U17的第3管脚接地；光耦合器U17的第1管脚经电阻R57连接FPGA芯片的G14管脚；MOS管Q9的第2管脚与MOS管Q8的第3管脚连接，MOS管Q9的第2管脚与隔离霍尔电流传感器U14的第3管脚和第4管脚连接，隔离霍尔电流传感器U14的第8管脚连接5V高电平，隔离霍尔电流传感器U14的第7管脚经电阻R44连接至DSP芯片的AD转换功能接口，同时通过电阻R46接地；隔离霍尔电流传感器U14的第6管脚经电容C18接地，隔离霍尔电流传感器U14的第5管脚接地；隔离霍尔电流传感器U14的第1管脚、第2管脚并联,并连接至电机插座J2的第3管脚，输出信号M1B+_W；实现和外部电机的连接；如果外接的是步进电机则M1B+_W连接到步进电机的B+相；如果外部连接的是伺服电机，则M1B+_W连接到伺服电机的W相；U13输入为FPGA发出的PWM信号S1BP_H；结合R119和D6，C14组成了自举电路来给U13供电；U13输出驱动后端的大功率MOS管Q8；然后类似地U17，在FPGA发出的PWM信号S1BP_L，结合C19，R49组成的自举电路来给U17供电；U17输出驱动后端的大功率MOS管Q9；这里面FPGA作为一个可编程逻辑阵列芯片，必须保证输出的S1BP_H和S1BP_L这两个信号，不能同时输出高电平；必须做一个死区保护功能；不然如果两个信号同时输出高电平则后端Q8和Q9将同时导通从而导致Q8第2管脚的+VH48V和Q9第3管脚的高压地GND_HV将直接导通；导致两个MOS管烧毁；另外U14芯片可以采集到从U14第3管脚和U14第4管脚这2个管脚输入电流，然后经过U14内部从U14第1管脚和U14第2管脚并联输出的电流，并且转换为电压信号，从U14第7管脚这个VIOUT管脚输出信号名称为I1_BW；连接到DSP芯片的AD功能接口进行转换就可以计算出流过电机该相的电流。

本发明一实施例中，对于步进电机来说，由于市场常见的步进电机采用2相结构，我们已经进行了步进电机A+相和B+相这2相的电流已经测量完全了；而对于伺服电机来说，一般有U、V、W这3个相位；我们也只需要测量U、W两相的电流，就可以计算出来另外一相V的电流；

请参阅图14，本发明一实施例中，六轴驱控一体电路连接上位机可用于对步进电机进行失步判别，采用两相正余弦电流跟踪开环控制，将两相电压和电流作为输入信号，通过非线性观测器观察两相步进电机转子电角度位置，而后对转子电角度位置差分得出转子速度估计值，并与给定速度信号计算两者相对误差，若相对误差超过设定的阈值，则判别出该两相步进电机开环控制失步，关闭电机驱动；具体步骤如下：

两相混合式步进电机AB相的数学模型为

式中：R、L为步进电机电阻、电感；i_a、i_b、u_a、u_b为AB相电流电压；p为微分算子，θ为步进电机转子电角度，ω_e为步进电机转子电角度、ψ_f为步进电机磁链。

假设变量为

相对应的观测变量为

根据上位机给定的电机两相电流幅值i_max和电机要求的运行速度ω，确定步进电机开环控制两相正余弦电流给定信号；

而后，执行如下步骤：

S1、根据运行速度ω和步进电机运行电流设定幅值，其中步进电机转子位置θ(k)＝∫ω(k)；确定a轴给定的电流信号i_a(k)＝i_maxsin(θ(k))、b轴给定的电流信号i_b(k)＝i_maxcos(θ(k))和电流流环控制周期T、电流控制器参数，初始化转子位置观测变量观测变量

S2、将两相电流采集值和电压输出值代入

计算变量y的导数

S3、将变量y的导数观测变量ab轴电流i_ab(k)代入

计算式中γ＞0为观测器收敛系数；

S4、根据计算代入式计算得出

S5、通过和象限判别，求出转子位置估计值

S6、根据转子位置估计值的差分求取电机速度估计值代入该值超过预先设置的固定阈值，即该控制周期步进电机失步；实时估计各电机转子位置，在一个控制周期内根据位置估计值的差分求取电机速度估计值，与给定速度进行相比，超过阈值，即判别步进电机失步。

请参阅图5、图8、图12、图13，本发明一实施例中，所述第四H桥电路包括光耦合器U18、光耦合器U19、MOS管Q10、MOS管Q11；光耦合器U18的第6管脚连接电容C24和二极管D7的负极，二极管D7的正极经电阻R60连接至15V高电平，电容C24的另一端连接光耦合器U18的第4管脚，光耦合器U18的第4管脚与电阻R63的一端和MOS管Q10的第3管脚连接；光耦合器U18的第5管脚与电阻R63的另一端连接，光耦合器U18的第5管脚与MOS管Q10的第1管脚连接，MOS管Q10的第2管脚连接至48V高电平；光耦合器U18的第3管脚接地；光耦合器U18的第1管脚经电阻R61连接FPGA芯片的和F14管脚；

光耦合器U19的第6管脚连接电容C25和电阻R65的一端，电阻R65的另一端连接至15V高电平，电容C25的另一端连接光耦合器U19的第4管脚，光耦合器U19的第4管脚与电阻R68的一端和MOS管Q11的第3管脚连接；光耦合器U19的第5管脚与电阻R68的另一端连接，光耦合器U19的第5管脚与MOS管Q11的第1管脚连接，MOS管Q11的第3管脚连接至高压地；光耦合器U19的第3管脚接地；光耦合器U19的第1管脚经电阻R67连接FPGA芯片的C18管脚；MOS管Q11的第2管脚与MOS管Q10的第3管脚连接在一起，并连接至电机插座J2的第4管脚，输出信号M1B-GND；实现和外部电机的连接；如果外接的是步进电机则M1B-_GND连接到步进电机的B-相；如果外部连接的是伺服电机，则M1B-_GND连接到伺服电机的地线；U18输入为FPGA发出的PWM信号S1BN_H；结合R60和D7，C24组成了自举电路来来给U18供电；U18输出驱动后端的大功率MOS管Q10；然后类似地U19，在FPGA发出的PWM信号S1BN_L，结合C25，R65组成的自举电路来给U19供电；U19输出驱动后端的大功率MOS管Q11；这里面FPGA作为一个可编程逻辑阵列芯片，必须保证输出的S1BN_H和S1BN_L这两个信号，不能同时输出高电平；必须做一个死区保护功能；不然如果两个信号同时输出高电平则后端的Q10和Q11同时导通；这会导致Q10第2管脚的+VH48V和Q11第3管脚的高压地GND_HV将直接导通；导致两个MOS管烧毁；需要说明的是，当外接伺服电机的时候，软件控制S1BN_H一直输出低电平，S1BN_L一直输出高电平，以实现M1B-GND信号通过MOS管内部接到底线。

请参阅图5至图8、图16，本发明一实施例中，所述外部隔离输入电路包括光电耦合器EL357NB U8；光电耦合器EL357NB U8的第1管脚与电阻R28的一端连接，第2管脚与电阻R30和二极管D3的正极连接，第3管脚接地，第4管脚与电阻R24和电阻R27的一端连接，二极管D3的负极与电阻R28的另一端连接至24V高电平，电阻R27的另一端连接至3.3V高电平；电阻R24的另一端经电容C11接地，同时连接至双计算核心；本电路为光耦隔离的外部输入接口电路；外部信号SIG1_IN如果为低电平，则U8.4这个光耦输出管脚U8.4输出低电平到DSP的IO口上；如果外部信号SIG1_IN如果为高电平(24V)，则U8.4这个光耦输出管脚输出高电平到DSP的IO口上；通过此电路可以实现外部输入信号的检测；驱控一体机实现了24路外部输入电路；图中的SIG1_IN为第1路；其他23路的电路功能类似。

请参阅图5至图8、图17，本发明一实施例中，所述外部隔离输出电路包括光电耦合器EL357NB U12；光电耦合器EL357NB U12的第1管脚与电阻R35的一端连接，第2管脚接地，第3管脚与电阻R37和电阻R38的一端连接，电阻R38的另一端接GND_HV高压地，第4管脚连接至24V高电平；电阻R35的另一端经电阻R36接地，同时连接至双计算核心；电阻R37的另一端和三极管Q7的基极连接，三极管Q7的集电极，三极管Q7的发射极连接至高压地和电容C13；三极管Q7的集电极和电容C13的另一端连接二极管D5的正极，二极管D5的负极连接至24V高电平；DSP的IO口输出信号OUT1_DSP输出高电平时，经过U12这个光耦转换后，U12.3为高电平，会驱动三极管Q7导通，从而将连接到外部的OUT1信号拉到地；Q7为三极管能够增强输出的电流能力；而当DSP的IO口输出信号OUT1_DSP输出低电平时，经过U12这个光耦其内部二极管并没有导通，U12.3为低电平，三极管Q7不导通，从而外部的OUT1信号仍然处于悬空状态；本驱控一体机实现了16路外部隔离输出电路；图中OUT1为第1路；其他16路的电路功能类似。

请参阅图5至图8、图15，本发明一实施例中，所述反电动势泄放电路包括隔离驱动器ACPL-W314 U5和与非门逻辑芯片SN74AHCT1G00DBV U10，隔离驱动器ACPL-W314 U5的第3管脚连接与电阻R16的一端和电阻R20的一端连接，电阻R16的另一端连接隔离驱动器ACPL-W314 U5的第1管脚并并通过电阻R14连接至5V高电平，隔离驱动器ACPL-W314 U5的第6管脚连接15V高电平，隔离驱动器ACPL-W314 U5的第4管脚连接至高压地，隔离驱动器ACPL-W314U5的第5管脚与电阻R19和MOS管Q4的第1管脚连接，R19的另一端连接至高压地，MOS管Q4的第3管脚连接至高压地，MOS管Q4的第2管脚与二极管D2的正极和大功率水泥电阻J1的第2管脚连接；二极管D2的负极与大功率水泥电阻J1的第1管脚连接，同时连接至48V高电平；电阻R20的另一端连接与非门逻辑芯片SN74AHCT1G00DBV U10的第4管脚，与非门逻辑芯片SN74AHCT1G00DBV U10的第3管脚接地，与非门逻辑芯片SN74AHCT1G00DBV U10的第1管脚经电阻R17连接与非门逻辑芯片SN74AHCT1G00DBV U10的第5管脚，并一起连接至5V高电平；与非门逻辑芯片SN74AHCT1G00DBV U10的第2管脚经电阻R25接地，同时连接至双计算核心；由于电机的特性，其运行后将会出现反电动势从而抬高母线电压；导致的后果是会将母线电压+VH48V的实际电压抬高；电压如果抬高太多可能会超过器件耐压而引起器件损坏；所以我们设计了上述反电动势泄放电路；DSP芯片的IO口输出高电平后，则U10这个与非门逻辑芯片(SN74AHCT1G00DBV)输出低电平；从而U5这个隔离驱动器件的内部LED导通，从而U5第5管脚输出高电平，从而驱动Q4这个功率NMOS管导通,而J1为一个大功率水泥电阻；此时J1第2管脚通过大功率NMOS管Q4内部导通连接到地线上；从而可以将水泥电阻J1第1管脚的连接的母线电压+VH48V的能量泄放到GND_HV这个高压地上；从而实现将反电动势泄放掉，母线电压维持在合理电平范围的功能；如果DSP芯片的IO口输出低电平后，则J1这个泄放水泥电阻没有流过电流。

请参阅图5至图8、图14，本发明一实施例中，所述隔离电源电路为外部输入直流电压为+VH48V的15W电源模块URB4805YMD-15WR3，实现48V到5V的隔离转换；其隔离电压为1500VDC,具有较宽的输入电压范围达18～75V；模块的输入高压地(GND_HV)和输出数字地GND之间是完全隔离的；

所述母线电压采集电路包括电压隔离传感器ACPL-C87A U15和TLV2371IDBV U16，电压隔离传感器ACPL-C87A U15的第2管脚连接电阻R50，电阻R50的另一端与电容C20的一端、电阻R56的一端、电阻R47的一端连接，电阻R47的另一端连接电阻R45的一端，电阻R45的另一端连接至48V高电平；电阻R56的另一端与电容C20的另一端连接，同时连接至高压地；电压隔离传感器ACPL-C87A U15的第3管脚与第4管脚连接，同时连接至高压地；电压隔离传感器ACPL-C87A U15的第1管脚连接至5V高电平；电压隔离传感器ACPL-C87A U15的第8管脚连接至5V高电平；电压隔离传感器ACPL-C87A U15的第5管脚接地；电压隔离传感器ACPL-C87A U15的第7管脚通过电阻R51的与TLV2371IDBV U16的第3管脚连接，TLV2371IDBV U16的第3管脚连接与电阻R48和电容C17的一端连接，电阻R48和电容C17的另一端相连并接地；电压隔离传感器ACPL-C87A U15的第6管脚经电阻R55与TLV2371IDBV U16的第4管脚连接，TLV2371IDBV U16的第4管脚连接与电阻R59和电容C23的一端连接，TLV2371IDBV U16的第1管脚连接电阻R59和电容C23的另一端；TLV2371IDBV U16的第2管脚接地；TLV2371IDBV U16的第5管脚连接至5V高电平；TLV2371IDBV U16的第1管脚经电阻R53连接至双计算核心；通过该电路，结合DSP的AD转换能够采集母线+VH48V信号的电压；其中R45，R47，R56为精密电阻实现分压功能；U15的型号为AVAGO品牌的ACPL-C87A,能够实现电压隔离传感器功能；且在该器件允许的电压范围内实现隔离转换，还能够将单端电压转换为差分模拟电压信号；经过后端的运放缓冲电路后，形成48V_DET信号输入到DSP芯片的AD采集管脚上面；配合DSP软件就可以实时采集到母线电压+VH48V的电压。

以上所述仅为本发明的较佳实施例，不能理解为对本申请的限制，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。