阅读说明：本技术 电子装置及其操作方法 (Electronic device and operation method thereof ) 是由 柳弼相 何文乔 于 2018-09-06 设计创作，主要内容包括：本发明提供一种电子装置及其操作方法,用以正确地触发电子装置的初始化操作。电子装置包括多个闩锁器与上电重置生成器。多个闩锁器耦接至多个存储单元,并配置为监控多个存储单元的存储数据。上电重置生成器耦接至多个闩锁器,并配置为根据至少一存储单元的数据损坏,生成上电重置脉冲以重置电子装置。根据多个存储单元的存储数据与相对应的硬件编码数据,在电子装置的初始化操作期间检测数据损坏。(The invention provides an electronic device and an operation method thereof, which are used for correctly triggering the initialization operation of the electronic device. The electronic device includes a plurality of latches and a power-on reset generator. The plurality of latches are coupled to the plurality of memory cells and configured to monitor memory data of the plurality of memory cells. The power-on reset generator is coupled to the latches and configured to generate a power-on reset pulse to reset the electronic device according to data corruption of the at least one memory cell. Data corruption is detected during an initialization operation of the electronic device based on stored data of the plurality of storage cells and corresponding hardware encoded data.)

电子装置及其操作方法

技术领域

本发明涉及一种电子装置及其操作方法，尤其涉及一种用以正确地触发电子装置初始化操作的电子装置及其操作方法。

背景技术

在现代，存储器装置广泛运用于许多电子装置以存储数据。在不同的存储单元类型中，内容可编址存储单元(Content Addressable Memory，CAM)对于需要相对高速地搜寻数据的应用来说是较佳的。然而，导致存储单元装置存储数据损坏的关键问题之一是突发性断电或者功率下降到太低。因此，需要检测功率下降并触发上电重置(Power-On Reset，POR)信号，以正确地重置电子装置，从而恢复损坏的数据并提高电子装置的可靠性。

发明内容

本发明提供一种用以正确地触发电子装置初始化操作的电子装置及其操作方法。

本发明提供一种电子装置，具有多个存储单元，包括多个闩锁器与上电重置生成器。多个闩锁器耦接至多个存储单元，并配置为监控多个存储单元的存储数据。上电重置生成器耦接至多个闩锁器，并配置为根据至少一存储单元的数据损坏，生成上电重置脉冲以重置电子装置。根据多个存储单元的存储数据与相对应的硬件编码数据，在电子装置的初始化操作期间检测数据损坏。

本发明提供一种操作方法，适用于具有多个存储单元的电子装置，包括：监控感测自多个存储单元的存储数据；根据存储数据与相对应的硬件编码数据，在电子装置的初始化操作期间检测数据损坏；根据所检测的数据损坏，生成上电重置脉冲以重置电子装置。

基于上述，在本发明一些实施例中，当存储数据由于功率下降而损坏时，生成POR脉冲以重置电子装置，以便恢复损坏的存储数据。以这种方式，可以恢复损坏的存储数据并改善电子装置的可靠性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明一实施例示出的电子装置的电路示意图。

图2是依照本发明一实施例示出的电子装置的闩锁器电路示意图。

图3是依照本发明一实施例示出的电子装置的硬件编码电路的电路示意图。

图4是依照本发明一实施例示出的电子装置的初始化操作流程图。

图5A至图5C是依照本发明一实施例示出的功率下降的示意图。

图6是依照本发明一实施例示出的操作方法的流程图。

附图标记说明：

100：电子装置；

110：存储单元阵列；

120：闩锁电路；

130：上电重置电路；

131、133、135、137：异或电路；

140：硬件编码电路；

340：硬件编码电路；

3401、3403、3405：晶体管群；

01h、02h、03h：地址；

L、L1、L2、L3：闩锁器；

D1、D2、D3、Dn：存储数据；

D1’、D2’、D3’、Dn’：硬件编码数据；

POR：上电重置脉冲；

POR1、POR2：上电重置脉冲；

Vcc：工作电源电压；

GND：接地电压；

M、M10-M17、M20-M27、M30-M37、P1、P2、N1、N2：晶体管；

Inv1、Inv2：反相器；

A、B、C：节点；

Vpor：上电重置阈值电压；

Vpwd：断电电压；

Vrst：重置触发电压；

FuseCAM：内容可编址存储单元熔断信号；

S410、S420、S430、S440、S450、S610、S620、S630：步骤。

具体实施方式

应当理解，在不脱离本发明范围的情况下，可以利用其他实施例并进行结构上的改变。并且，应当理解，本文所使用的措辞和术语是出于描述的目的，不应该被认为是限制性的。本文中“包括”、“包含”或“具有”及其相关用语的使用旨在涵盖其后列出的项目、等同物以及附加项目。除非另有限制，否则本文中的术语“连接”、“耦合”与“安装”及其变体被广泛使用，并包括直接连接、间接连接、耦合与安装。

参照图1，电子装置100可以包括存储单元阵列110、闩锁电路120、上电重置生成器130与硬件编码电路140。存储单元阵列110可以包括配置为储存存储数据的多个存储单元。每个存储单元与存储单元地址之一例如是地址01h、02h或03h相关联。在一些实施例中，存储单元可以是内容可编址存储单元(Content Addressable Memory，CAM)，但本发明不限于任何特定类型的存储单元。

闩锁电路120可以包括多个闩锁器L1、L2与L3，其中闩锁器L1、L2与L3中的每一个对应存储单元中的一个，且闩锁器L1、L2与L3中的每一个配置为监控相对应存储单元的存储数据。举例来说，闩锁器L1对应于地址01h处的存储单元，并配置为监控存储在相对应存储单元的存储数据D1；闩锁器L2对应于地址02h处的存储单元，并配置为监控存储在相对应存储单元的存储数据D2；闩锁器L3对应于地址03h处的存储单元，并配置为监控存储在相对应存储单元的存储数据D3。闩锁电路120可以将由闩锁器L1-L3监控的存储数据D1-D3提供给上电重置生成电路130。其中，闩锁器L1、L2与L3可以是触发器(Flip-Flop，F/F)，但本发明不限于任何特定类型的闩锁器。

在一些实施例中，电子装置100还可以包括配置为感测存储单元中存储数据的感测放大器(未示出)。感测放大器可以输出感测到的存储数据至闩锁电路120的闩锁器L1-L3，以便闩锁电路120可以监控存储在存储单元阵列110的存储单元内的存储数据。

硬件编码电路140配置为分别提供由闩锁器L1-L3所监控的对应存储数据D1-D3的硬件编码数据D1’-D3’至上电重置生成电路130。举例来说，硬件编码电路140可以提供相对应存储数据D1的硬件编码数据D1’、相对应存储数据D2的硬件编码数据D2’以及相对应存储数据D3的硬件编码数据D3’至上电重置生成电路130。

上电重置生成电路130可以包括多个逻辑电路，在一些实施例中，多个逻辑电路可以是异或(Exclusive-OR，XOR)电路131-137。异或电路131-137中的每一个可以接收由闩锁器L1-L3监控的存储数据，以及由硬件编码电路140提供的相对应的硬件编码数据(hardwired code data)。如图1所示，异或电路135接收由闩锁器L1监控的储存数据D1以及相对应的硬件编码数据D1’，且对所接收的存储数据D1与硬件编码数据D1’执行异或操作以输出结果。当储存数据D1与相对应的硬件编码数据D1’相同时，异或电路135输出低逻辑值(例如逻辑值0)。相反地，当存储数据D1与相对应的硬件编码数据D1’不同时，异或电路135输出高逻辑值(例如逻辑值1)。同样地，异或电路133配置为对所接收的储存数据D2与硬件编码数据D2’执行异或操作以输出结果。其他异或电路131、137的操作可以被类推，不再赘述。以这种方式，当存储在任何存储单元内的存储数据损坏时(例如，当存储数据不同于相对应的硬件编码数据时)，异或电路131-137将输出高逻辑值，以便生成上电重置脉冲(Power-On Reset pulse，POR pulse)以重置电子装置100。

应注意的是，上电重置生成器130的逻辑电路不限于异或电路。只要其他逻辑电路可以检测到存储数据与相对应的硬件编码数据之间的不同，其他逻辑电路也属于本发明的范围。

在一些实施例中，上电重置生成器130配置为根据至少一存储单元中的存储数据损坏而生成上电重置脉冲POR(或上电重置信号)。当异或电路131-137中的至少一个输出预定义的逻辑值时，上电重置生成器130可以生成上电重置脉冲POR。举例来说，如果异或电路131-137中的至少一个输出高逻辑值(例如逻辑值1)以表示存储数据不同于相对应的硬件编码数据时，生成上电重置脉冲。因此，当电压降导致存储在存储单元内的存储数据损坏时，无论电压降低多少都将生成上电重置脉冲POR以触发初始化程序，用以初始化电子装置100。这种方式可以恢复损坏的数据。

参照图2，图2示出了本发明一实施例中闩锁电路120的闩锁器L的详细结构。闩锁器L包括晶体管M、反相器Inv1与反相器Inv2，其中晶体管M的控制端耦接至晶体管M的漏极端，以便使晶体管M漏极端的工作电源电压Vcc降低晶体管M的阈值电压Vth。换句话说，晶体管M的源极端(或节点C)的电压为Vcc-Vth。反相器Inv1与反相器Inv2以工作电源电压Vcc降低阈值电压Vth的电压(Vcc-Vth)来操作。因此，由于功率下降导致的数据损坏可以更早被检测出来，并且可以重置电子装置100以避免存储单元内的数据损坏。

反相器Inv1背靠背(back-to-back)地耦接至反相器Inv2。换句话说，反相器Inv1的输出端是反相器Inv2的输入端，反相器Inv2的输出端是反相器Inv1的输入端。反相器Inv1可以包括p-type晶体管P1和n-type晶体管N1；反相器Inv2可以包括p-type晶体管P2和n-type晶体管N2。晶体管P1和晶体管N1的控制端耦接至节点B，节点B电性连接至晶体管P2与晶体管N2的漏极端。晶体管P2和晶体管N2的控制端耦接至节点A，节点A电性连接至晶体管P1与晶体管N1的漏极端。晶体管N1与晶体管N2耦接至接地电压GND。本发明不限于任何特定类型的晶体管P1、P2、N1、N2。

参照图3，图3示出了硬件编码电路340的结构。硬件编码电路340可以包括多个配置在晶体管群3401、3403、3405的晶体管M10-M17、M20-M27、M30-M37，用以提供硬件编码数据至上电重置生成器130。晶体管群3401包括晶体管M10-M17；晶体管群3403包括晶体管M20-M27；晶体管群3405包括晶体管M30-M37。如图3所示，晶体管群3401提供硬件编码数据至对应于地址0h1的存储单元；晶体管群3403提供硬件编码数据至对应于地址0h2的存储单元；晶体管群3405提供硬件编码数据至对应于地址0h3的存储单元。应注意的是，硬件编码电路340的结构不限于示例于图3的结构。只要硬件编码电路340可以提供对应于存储单元的硬件编码数据至上电重置生成器130，任何硬件编码电路的结构皆属于本发明的范围。

图4示出依据本发明一实施例的初始化操作(或上电操作)期间的流程图。参照图1与图4，在上电(步骤S410)后，存储单元的存储数据由闩锁器L1-L3监控(步骤S420)。接着，在步骤S430中，根据存储数据与相对应的硬件编码数据，检测至少一存储单元中的数据损坏。存储数据由闩锁器L1-L3监控，而相对应的硬件编码数据由硬件编码电路140提供。在步骤S440中，上电重置生成器130可以根据检测到的数据损坏而生成上电重置脉冲。在步骤S450中，初始化操作(或上电操作)完成。因此，电子装置100可以检测由于存储单元中功率下降而导致的数据损坏，并在初始化程序中输出上电重置脉冲以重置电子装置100。

图5A至图5C根据本发明一些实施例示出了功率下降的例子。图5A至图5C中的箭头表示发生在工作电源电压Vcc的功率下降。参照图5A，当工作电源电压Vcc达到上电重置阈值电压Vpor时，生成第一个上电重置脉冲POR1。当工作电源电压Vcc降低至重置触发电压Vrst时，存储在至少一存储单元中的存储数据损坏(相对于valid状态，此时内容可编址存储单元熔断信号FuseCAM为invalid状态)。在这种情况下，电子装置100将检测至少一存储单元中的数据损坏(例如图1所示的电子装置100)，且将生成第二个上电重置脉冲POR2以重置电子装置100，从而恢复损坏的数据。

参照图5B，当工作电源电压Vcc降低至高于断电电压Vpwd的电压电平时，存储于存储单元中的存储数据将不会损坏，且将不会生成第二个上电重置脉冲POR2。应注意的是，断电电压Vpwd高于重置触发电压Vrst且低于上电重置阈值电压Vpor。

参照图5C，当工作电源电压Vcc降低至高于重置触发电压Vrst且低于断电电压Vpwd的电压电平时，存储于至少一存储单元中的存储数据将损坏(相对于valid状态，此时内容可编址存储单元熔断信号FuseCAM为invalid状态)。在这种情况下，即使工作电源电压Vcc没有下降到重置触发电压Vrst，存储在存储单元中的存储数据仍会损坏。电子装置将检测到至少一存储单元中的数据损坏(例如图1所示的电子装置100)，且将生成第二个上电重置脉冲POR2以重置电子装置100，从而恢复损坏的数据。

从图5A至图5C，当存储于至少一存储单元中的存储数据损坏时，电子装置100将生成第二个上电重置脉冲POR2。因此，无论功率下降多少，一旦存储数据损坏，将生成上电重置脉冲POR2以重置电子装置100。

参照图6，根据本发明一实施例示出了操作方法的流程图。在步骤S610中，监控感测自多个存储单元的存储数据。举例来说，图1所示的多个闩锁器131-137可以用以监控感测自多个存储单元的存储数据。在步骤S620中，根据存储数据与相对应的硬件编码数据，在电子装置100的初始化操作期间检测数据损坏。举例来说，图1所示的上电重置生成器130可以根据存储数据与相对应的硬件编码数据，检测每一个存储单元中的数据损坏。在步骤S630中，根据所检测的数据损坏，生成上电重置脉冲以重置电子装置100。假如在至少一个存储单元中检测到数据损坏，将生成上电重置脉冲以重置电子装置100，以避免数据遗失。

综上所述，在本发明一些实施例中，提供一种电子装置及其操作方法以正确地触发电子装置的初始化操作，并避免电子装置中存储单元的数据遗失。根据多个闩锁器监控的存储数据与硬件编码电路提供的相对应硬件编码数据，在至少一存储单元中检测出数据损坏。根据在至少一存储单元检测到的数据损坏，生成上电重置脉冲以重置电子装置，以便恢复损坏的存储数据。多个闩锁器可以运用预设工作电源电压降低阈值电压的电压来操作，以便较早地检测出数据损坏并较早地重置电子装置。由于是根据存储在存储单元中的储存数据来检测数据损坏，因此无论功率下降多少都可检测到数据损坏。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。