记录静电放电事件的电路和方法、集成电路、微控制单元

本申请实施例提供的一种记录静电放电事件的电路、集成电路、微控制单元和方法,所述电路包括检测电路,用于连接微控制单元MCU的待测端口,对所述待测端口的静电放电ESD信号进行检测,输出检测信号；泄放电路,用于根据所述检测信号对所述待测端口的ESD信号进行泄放；整形电路,用于对所述检测信号进行整形,将所述检测信号由模拟信号整形为数字信号；事件判断电路,用于根据所述整形后的检测信号判断是否产生了ESD事件,其中,若判断产生了ESD事件,则输出响应信号；响应电路,用于根据所述响应信号对所述ESD事件进行记录。采用本申请实施例提供的技术方案,可以对发生的ESD事件进行记录,便于后期对芯片的ESD事件分析跟踪。

2021-11-02

访问量：33

存储器电路的筛选

示例包括通过调制位线和/或字线电压来筛选存储器阵列(401)的存储器单元的系统和方法。用于筛选存储器阵列(401)的内置自测试(BIST)系统(400)具有位线余量控件和字线余量控件(402,403)以分别调制所述存储器阵列(401)中的位线和字线电压。在读取操作中,与所述字线上的标称操作电压相比,所述字线余量控件(403)可过驱动或欠驱动所述字线。在写入操作中,与所述位线和所述字线中的每一者的标称操作电压相比,所述位线余量控件和所述字线余量控件(402,403)可过驱动或欠驱动所述位线和所述字线中的一者或两者。

2021-10-29

访问量：19

识别存储器装置中的高阻抗故障

本申请案是针对识别存储器装置中的高阻抗故障。存储器装置可执行将第一逻辑状态写入到存储器单元的第一写入操作。在所述第一写入操作期间,所述存储器装置可在供应线和控制线之间建立连接,所述控制线与施加耦合到所述存储器单元的数字线的驱动器的输出相关联。在执行所述第一操作之后,所述存储器装置可将所述供应线配置于浮动状态。在所述供应线浮动之后,所述存储器装置可执行将第二逻辑状态写入到所述存储器单元的第二写入操作。所述存储器装置可执行用于读取所述存储器单元的第三操作。所述存储器装置可基于所述读取操作的结果确定所述供应线或控制线的条件。

2021-10-29

访问量：26

存储器控制器装置与相位校正方法

本申请提供了存储器控制器装置和相位校正方法。存储器控制器装置包含延迟线电路系统、多个数据取样电路、多个相位检测电路以及控制逻辑电路。延迟线电路系统延迟数据选通信号以产生第一至第三时钟信号,其中第二时钟信号用来读取数据信号,且第一至第三时钟信号的相位按序相差一预定值。每一数据取样电路根据第一至第三时钟信号中一对应者对数据信号取样,以产生第一至第三信号中的对应者。多个相位检测电路比较第一信号与第二信号以产生第一检测信号,并比较第三信号与第二信号以产生第二检测信号。控制逻辑电路根据第一检测信号与第二检测信号调整第一至第三时钟信号。

2021-10-29

访问量：40

用于检测存储器阵列层面的检测电路

本申请涉及用于检测存储器阵列的层面的检测电路。如所描述,装置可包含检测电路以检测存储器阵列的层面。所述层面可包含：耦合在逻辑高电压节点与所述检测电路之间的导电标识符；耦合到所述检测电路的控制电路。所述控制电路可执行操作,包含将测试启用信号传输到所述检测电路。所述检测电路可响应于所述测试启用信号而生成指示存在所述层面的所述导电标识符的有效信号。所述操作还可包含所述控制电路从所述检测电路接收所述有效信号,及至少部分地基于所述有效信号调整与所述存储器阵列相关联的存储器操作。

2021-10-22

访问量：23

存储器设备及其测试方法

一种存储器设备,包括：响应于来自多个存储体的并行测试信号感测数据位的多个感测放大器电路；将来自多个感测放大器电路的每一个的数据位与测试位进行比较的多个比较器；以及逻辑电路,该逻辑电路接收多个比较器的输出信号并输出测试结果,其中多个比较器中的每一个接收测试位、演进的并行位测试(PBT)信号、至少一个测试忽略信号和测试通过信号,并且响应于演进的并行位测试(PBT)信号、至少一个逻辑状态测试设置信号和测试通过信号来比较数据位和测试位,并且响应于测试通过信号通过相应的存储体,而不管测试操作如何。

2021-10-12

访问量：26

包括测试控制信号发生电路的存储器件和存储系统

本申请提供一种包括测试控制信号发生电路的存储器件和存储系统。存储系统包括经由通道彼此耦接的多个存储器件,并且存储器件中的每个包括：测试时钟输入焊盘,其适用于接收外部测试时钟；时钟发生电路,其适用于响应于复位信号而基于参考时钟和外部测试时钟来产生输入时钟和输出时钟；测试数据处理电路,其适用于响应于输入时钟和输出时钟而将测试数据并行化以产生并行化的测试数据,以及将并行化的测试数据传送至存储区域；以及测试控制信号发生电路,其适用于通过响应于输入时钟和输出时钟而将并行化的测试数据串行化来产生内部测试数据,以及将内部测试数据传送至通道。

2021-10-12

访问量：29

存储性能测试分析方法及系统

本发明涉及一种存储性能测试分析方法,其包括：获取HOST端与固态存储设备之间传输的协议报文数据；根据所述协议报文数据分析得到存储性能数据。其优点是：通过对固态存储产品运行过程中的协议报文数据进行采集分析得到存储性能数据,存储性能数据由于是以协议报文数据为基础,因此可以达到细粒度级别的性能分析要求。

2021-10-12

访问量：32

用于自测试模式中止电路的设备及方法

本发明涉及用于自测试模式中止电路的设备、系统及方法。存储器装置可进入自测试模式且对所述存储器阵列执行测试操作。在所述自测试模式期间,所述存储器装置可忽略外部通信。所述存储器包含中止电路,其可在所述自测试模式无法正确结束的情况下终止所述自测试模式。举例来说,所述中止电路可对自所述自测试模式开始以来的时间量进行计数,并且在所述时间量达到或超过阈值的情况下结束所述自测试模式,所述阈值可基于完成所述测试操作所需的预期时间量。

2021-10-01

访问量：30

半导体存储器设备和操作半导体存储器设备的方法

本技术涉及一种半导体存储器设备和操作半导体存储器设备的方法。半导体存储器设备包括：存储器单元阵列,存储器单元阵列包括多个存储器块,多个存储器块被指定为多个正常块、多个第一替换块、多个第二替换块、第一CAM块以及第二CAM块；外围电路,外围电路被配置为对多个存储器块执行擦除操作和编程操作；以及控制逻辑,控制逻辑被配置为：在对正常存储器块之中的所选择的目标块进行的编程操作期间,控制外围电路对目标块执行生长坏块检查操作。

2021-10-01

访问量：26