阅读说明：本技术 包括作为吸收层的超晶格的半导体装置和方法 (Semiconductor device and method including superlattice as absorption layer ) 是由 武内英树 于 2018-05-16 设计创作，主要内容包括：半导体装置可以包括：半导体衬底(102)，具有正面和与正面相对的背面；以及在半导体衬底的正面上的超晶格吸收层(104)。所述超晶格吸收层可以包括堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层。装置可以进一步包括：在与所述半导体衬底(102)相对的所述超晶格吸收层(104)上的有源半导体层(106)；在所述有源半导体层中的至少一个半导体电路(108)；在有源层上的至少一个金属互连层(113、114)，以及从所述至少一个金属互连层延伸到所述半导体衬底的背面的至少一个金属通孔(112)。所述超晶格吸收层还可以包含吸收的金属离子。(The semiconductor device may include: a semiconductor substrate (102) having a front side and a back side opposite the front side; and a superlattice absorber layer (104) on the front side of the semiconductor substrate. The superlattice absorber layer may include stacked groups of layers, each group of layers including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The apparatus may further comprise: an active semiconductor layer (106) on the superlattice absorber layer (104) opposite the semiconductor substrate (102); at least one semiconductor circuit (108) in the active semiconductor layer; at least one metal interconnect layer (113, 114) on the active layer, and at least one metal via (112) extending from the at least one metal interconnect layer to the backside of the semiconductor substrate. The superlattice absorber layer may also contain absorbed metal ions.)

包括作为吸收层的超晶格的半导体装置和方法

技术领域

本公开总体上涉及半导体装置，并且更具体地，涉及半导体晶片处理和装置制造。

背景技术

已经提出了结构和技术来增强半导体装置的性能，诸如通过增强电荷载流子的迁移率来增强半导体装置的性能。例如，Currie等人的美国专利申请No.2003/0057416公开了硅的应变材料层、硅-锗以及松弛硅并且还包括无杂质区域(否则将会引起性能退化)。上部硅层中产生的双轴应变改变载流子迁移率，从而允许较高速和/或较低功率装置。Fitzgerald等人的已公布的美国专利申请No.2003/0034529公开了同样基于类似应变硅技术的CMOS反相器。

Takagi的美国专利No.6,472,685B2公开了一种半导体装置，该半导体装置包括夹于硅层间的硅碳层，以使得第二硅层的导带和价带受到拉伸应变。具有较小的有效质量并且已被施加到栅极电极的电场感应的电子被限制在第二硅层中，因此，可以肯定n沟道MOSFET具有更高的迁移率。

Ishibashi等人的美国专利No.4,937,204公开了一种超晶格，其中多层(少于8个单层，且包含部分或二元或二元化合物半导体层)交替地并且外延地生长。主电流流动方向垂直于超晶格层。

Wang等人的美国专利No.5,357,119公开了具有通过减少超晶格中的合金散射获得的较高迁移率的硅-锗短周期超晶格。按照这些原则，Candelaria的美国专利No.5,683,934公开了包括沟道层的增强迁移率MOSFET，该沟道层包含硅和在硅晶格中以一定比例替代性出现的第二材料的合金，这将沟道层置于拉伸应力下。

Tsu的美国专利No.5,216,262公开了包括两个势垒区和夹于势垒之间的薄外延生长的半导体层的量子阱结构。每个势垒区包括厚度通常在2到6个单层范围内的交替的SiO2/Si层。硅的更厚部分夹于势垒之间。

同样Tsu于2000年9月6日在Applied Physics and Materials Science&Processing的第391-402页在线发表的题目为“Phenomena in silicon nanostructuredevices”的文章公开了硅和氧的半导体-原子超晶格(SAS)。Si/O超晶格被公开为在硅量子以及发光装置中是有用的。具体地，构建和测试了绿色电致发光二极管结构。二极管结构中电流流动是垂直的，即垂直于SAS层。公开的SAS可以包括由吸附物(诸如氧原子、以及CO分子)分开的半导体层。在吸收的氧单层上硅的生长被描述为具有相当低缺陷密度的外延。一个SAS结构包括1.1nm厚的硅部分(即，大约8个硅原子层)以及具有两倍于此硅厚度的另一个结构。Luo等人在Physics Review Letters,Vol.89,No.7(2002年8月12日)发表的题目为“Chemical Design of Direct-Gap Light-Emitting Silicon”的文章进一步讨论了Tsu的发光SAS结构。

Wang、Tsu和Lofgren的已公开的国际申请WO 02/103,767A1公开了薄硅和氧、碳、氮、磷、锑、砷或者氢的势垒构成块，从而使垂直地流过晶格的电流降低了超过四个量级。绝缘层/势垒层允许低缺陷外延硅接着沉积到绝缘层。

Mears等人的已公开的英国专利申请2,347,520公开了非周期性光子带隙(APBG)结构的原理可能适合于电子带隙工程。具体地，该申请公开了可以设定材料参数(例如，能带极小值的位置、有效质量等等)来产生具有期望的能带结构特性的新非周期性材料。还公开了可以对材料进行设计的其它参数(诸如电导率、热导率和介电常数或者磁导率)。

此外，Wang等人的美国专利No.6,376,337公开了一种产生用于半导体装置的绝缘或阻挡层的方法，该方法包括在硅衬底上沉积硅和至少一种附加元素的层，由此沉积的层基本上没有缺陷，从而可以在沉积的层上沉积基本上没有缺陷的外延硅。可替换地，一种或多种元素(优选包含氧)的单层被吸收在硅衬底上。夹在外延硅之间的多个绝缘层形成阻挡复合物。

发明内容

半导体装置可以包括：具有正面和与正面相对的背面的半导体衬底；以及在半导体衬底的正面上的超晶格吸收层。超晶格吸收层可以包括多个堆叠的层组，每个层组可以包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层。该装置可以进一步包括：在与半导体衬底相对的超晶格吸收层上的有源半导体层；在有源半导体层中的至少一个半导体电路；在有源层上的至少一个金属互连层；以及从至少一个金属互连层延伸到半导体衬底的背面的至少一个金属通孔。超晶格吸收层可以进一步包括吸收的金属离子。

举例来说，半导体衬底的厚度可以小于200μm，并且在一些配置中可以小于70μm。同样作为示例，有源半导体层的厚度可以在2至5μm的范围内。

在一个示例实施方式中，至少一个金属互连中的金属可以包括铜。举例来说，每个基础半导体部分可以包括硅，并且至少一个非半导体层可以包括氧。同样作为示例，有源半导体层可以包括外延硅层。此外，至少一个半导体电路可以包括至少一个场效应晶体管(FET)。

半导体处理方法可以包括在具有第一厚度的半导体衬底的正面上形成超晶格吸收层。超晶格吸收层可以包括多个堆叠的层组，其中每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层和约束在相邻的基础半导体部分的晶格内的至少一个非半导体单层。该方法可以进一步包括在与半导体衬底相对的超晶格吸收层上外延生长有源半导体层；在有源半导体层中形成至少一个半导体装置；以及在有源层上形成至少一个金属互连层以及形成从至少一个金属互连层延伸到半导体衬底中的至少一个金属通孔。该方法可以进一步包括使半导体衬底从其背面变薄到小于第一厚度的第二厚度。此外，超晶格吸收层吸收通过形成至少一个金属互连层和至少一个金属通孔以及使半导体衬底变薄而释放的金属离子。

根据一个示例实施方式，第二厚度可以小于200μm，并且在另一实施方式中，小于70μm。同样作为示例，有源半导体层的厚度可以在2至5μm的范围内。

此外，至少一个金属互连可以例如包括铜。同样作为示例，每个基础半导体部分可以包括硅，并且至少一个非半导体层可以包括氧。外延生长有源半导体层可以包括外延生长硅层。另外，形成至少一个半导体装置可以包括在有源半导体层中形成至少一个场效应晶体管(FET)。

附图说明

图1是根据示例实施例的用于在半导体装置中使用的超晶格的高倍放大的示意性截面图。

图2是图1中示出的超晶格的一部分的透视示意性原子图。

图3是根据示例实施例的超晶格的另一个实施例的高倍放大的示意性截面图。

图4A是对现有技术中的体硅和图1-图2中示出的4/1Si/O超晶格两者从伽马点(G)计算的能带结构的图示。

图4B是对现有技术中的体硅和图1-图2中示出的4/1Si/O超晶格两者从Z点计算的能带结构的图示。

图4C是对现有技术中的体硅和图3中示出的5/1/3/1Si/O超晶格两者从伽马点和Z点两者计算的能带结构的图示。

图5-图19是图示根据示例实施例的用于制作包括超晶格吸收层的半导体装置的方法的一系列示意性截面图。

具体实施方式

现在将参照附图在下文中更全面地描述示例实施例，附图中示出了示例实施例。然而，实施例可以以多种不同形式来体现并且不应该解释为局限于本文阐述的实施例。相反，提供这些实施例来使得本公开将是透彻且完整的。同样的附图标记始终指代同样的要素，并且主要符号被用来指示不同实施例中的类似要素。

一般而言，本公开涉及利用增强的半导体超晶格作为吸收层以防止芯片的装置层中的金属污染的半导体晶片处理和装置制造技术。在本公开中，增强的半导体超晶格也被称为“MST”层或“MST技术”。可以在Mears等人的美国专利No.9,275,996中发现关于MST技术使用的进一步背景，该美国专利通过引用将其整体并入本文。

更具体地，MST技术涉及先进的半导体材料，诸如以下进一步描述的超晶格25。申请人从理论上阐明(但不希望束缚于此)本文描述的某些超晶格降低了电荷载流子的有效质量，并且这从而导致更高的电荷载流子迁移率。在文献中，用各种定义来描述有效质量。作为有效质量的改进的测量，申请人分别针对电子和空穴使用“电导率倒数有效质量张量(conductivity reciprocal effective mass tensor)”M_e ^-1和M_h ^-1，对于电子定义为：

以及对于空穴定义为：

其中f是费米狄拉克分布，E_F是费米能级，T是温度，E(k，n)是电子在与波矢k和第n个能带对应的态中的能量，下标i和j指的是笛卡尔坐标系x、y、z，在布里渊区(B.Z.)进行积分，并且分别对于电子和空穴的能量在费米能级以上或以下的能带进行求和。

申请人对电导率倒数有效质量张量的定义使得材料的电导率的张量分量比电导率倒数有效质量张量的相应分量的较大值更大。再次，申请人从理论上阐明(但不希望束缚于此)本文描述的超晶格设置电导率倒数有效质量张量的值以便增强材料的导电性质(诸如一般针对电荷载流子输运的优选方向)。适当张量参数元(appropriate tensorelement)的逆也被称为电导率有效质量。换句话说，为了表征半导体材料结构，使用如上描述并在预期的载流子输运方向上计算的电子/空穴的电导率有效质量来区分改进的材料。

申请人已经确认了用于在半导体装置中使用的改进的材料或结构。更具体地，申请人已经确认了具有电子和/或空穴的适当的电导率有效质量比硅的相应值小得多的能带结构的材料或结构。除这些结构的增强的迁移率特性之外，如将会在下面进一步讨论的，还可以以它们提供压电、热电、和/或铁电的性质这样的方式来形成或使用它们，这些性质对于用在很多不同类型的装置中是有益的。

现在参照图1和图2，材料或结构以超晶格25的形式，超晶格25的结构被在原子或分子层面控制，并且可以使用已知的原子或分子层沉积的技术来形成。超晶格25包括以堆叠关系布置的多个层组45a-45n，也许具体参照图1的示意性截面图能最好理解。

超晶格25的每个层组45a-45n例示性地包括限定相应的基础半导体部分46a-46n的多个堆叠的基础半导体单层46和其上的能带修改层50。为了清晰地例示，通过图1中的点画指示能带修改层50。

能带修改层50例示性地包括约束在相邻的基础半导体部分的晶格内的一个非半导体单层。“约束在相邻的基础半导体部分的晶格内”意味着：来自相对的基础半导体部分46a-46n的至少一些半导体原子通过其间的非半导体单层50被化学地束缚在一起，如图2中所示。如下面将进一步讨论的，一般来说，通过原子层沉积技术来控制沉积在半导体部分46a-46n上的非半导体材料的量以使得不是所有可用的半导体键合位点(即，小于全部或100％覆盖)被到非半导体原子的键占据，可以实现这种配置。因此，随着半导体材料的另外单层46沉积在非半导体单层50上或之上，新沉积的半导体原子将会占据在非半导体单层之下的半导体原子的其余空位键合位点。

在其它实施例中，可以是多于一个这样的非半导体单层。应该注意，在此对非半导体或半导体单层的引述意味着：用于该单层的材料以体形成则会是非半导体或半导体。也就是说，本领域技术人员将意识到，诸如硅的材料的单个单层可能并不必然展现出与它形成为体或相对厚的层的情况下的相同的性质。

申请人从理论上阐明(但不希望束缚于此)：能带修改层50和相邻的基础半导体部分46a-46n使得超晶格25在平行层的方向上对于电荷载流子具有比以其它方式出现的低的适当电导率有效质量。以另一种方式考虑，该平行方向与堆叠方向是正交的。能带修改层50还可以使得超晶格25具有常见能带结构，同时还有益地起在垂直地位于超晶格上方和之下的层或区之间的绝缘体的作用。

此外，该超晶格结构还可以有益地作为对在垂直地位于超晶格25上方和之下的层之间的掺杂剂和/或材料扩散的阻挡物。本领域技术人员将意识到，这些性质可以因此有益地允许超晶格25提供针对高K电介质的界面，该界面不仅减少高K材料扩散进入沟道区，而且还可以有益地降低不期望的散射效应并且改进装置迁移率。

还可以从理论上阐明，包括超晶格25的半导体装置基于比以其它方式存在的更低的电导率有效质量，可以享有更高的电荷载流子迁移率。在一些实施例中，作为由本发明获得的能带工程的结果，超晶格25可以进一步具有基本上直接带隙，这例如对光电装置尤其有益。

超晶格25还例示性地包括在上部层组45n上的帽层52。该帽层52可以包含多个基础半导体单层46。帽层52可以具有2到100个基础半导体的单层，并且，更优选地具有10到50个单层。

每个基础半导体部分46a-46n可以包含选自包括IV族半导体、III-V族半导体以及II-VI族半导体的组的基础半导体。当然，本领域技术人员将意识到，术语“IV族半导体”还包括IV-IV族半导体。更具体地，例如，基础半导体可以包括硅和锗中的至少一种。

例如，每个能带修改层50可以包含选自包括氧、氮、氟、碳和碳-氧的组的非半导体。该非半导体通过下一层的沉积仍然是合乎期望地热稳定的，从而促进制造。在其它实施例中，非半导体可以是与给定半导体处理相兼容的另外的无机或有机的元素或化合物，如本领域技术人员将意识到的。更具体地，例如，基础半导体可以包含硅和锗中的至少一种。

应该注意的是，术语“单层”意在包括单原子层以及单分子层。还需注意的是，由单个单层提供的能带修改层50也意在包括其中不是所有可能的位点都被占据(即，少于全部或100％覆盖)的单层。例如，特别参照图2的原子图示，例示了用于硅作为基础半导体材料和氧作为能带修改材料的4/1重复结构。在例示的示例中，用于氧的可能位点只有一半被占据。

在其它实施例和/或以不同的材料，这种一半占据将不一定会是本领域技术人员将会意识到的情况。事实上，甚至在这个示意图中也可以看到，给定单层中的个别氧原子并没有如原子沉积领域的普通技术人员将意识到的那样精确地沿着平面对齐。举例来说，优选的占据范围是从可能的氧位点被占满的大约八分之一到一半，尽管在某些实施例中可以使用其它数字。

当前在传统半导体处理中广泛使用硅和氧，并且因此，制造商们很容易能够使用本文描述的这些材料。原子或单层沉积现在同样被广泛使用。因此，本领域技术人员将意识到，根据本发明的包含超晶格25的半导体装置可以非常容易被采纳和实施。

申请人从理论上阐明(但不希望被束缚于此)，对于超晶格(诸如Si/O超晶格)，例如，硅单层的数量期望地应该是7或者更小以便超晶格的能带始终是一致或者相对均匀的，以获得期望的优点。图1和图2中示出的Si/O的4/1重复结构已经被模型化来指示电子和空穴在X方向上的增强的迁移率。例如，电子的计算的电导率有效质量(对于体硅，各向同性)是0.26，且对于4/1Si/O超晶格它在X方向上是0.12，得到了0.46的比率。类似地，对于空穴的计算，对体硅产生了0.36的值以及对4/1Si/O超晶格产生0.16的值，得到了0.44的比率。

尽管这种方向性优选特征在某些半导体装置中可能是期望的，但是其它装置可能得益于在任何平行于层组的方向上的迁移率更加均匀地增加。本领域技术人员将意识到，具有对于电子和空穴两者或者仅仅这些类型的电荷载流子的一种的迁移率的增大也可以是有益的。

对于超晶格25的4/1Si/O实施例的较低电导率有效质量可以比以其它方式发生的电导率有效质量的2/3小，并且这适用于电子和空穴两者。当然，本领域技术人员将意识到，超晶格25可以进一步包含至少一种类型的导电性掺杂剂。

事实上，现在附加地参照图3，现在描述根据本发明的具有不同性质的超晶格25’的另一个实施例。在这个实施例中，例示了3/1/5/1的重复模式。更具体地，最低的基础半导体部分46a’具有三个单层，并且第二低的基础半导体部分46b’具有5个单层。在超晶格25’中始终以这个模式重复。能带修改层50’各自可以包括单个单层。对于这样的包括Si/O的超晶格25’，电荷载流子迁移率的增强独立于在层平面的取向。图3中未特别提到的那些其它项与以上参照图1讨论的项类似，并且不需要在此进一步的讨论。

在一些装置实施例中，超晶格的所有基础半导体部分可以是相同数量的单层那样厚。在其它实施例中，至少一些基础半导体部分可以是不同数量的单层那样厚。在另外的其它实施例中，所有的基础半导体部分可以是不同数量的单层那样厚。

在图4A-图4C中，呈现了使用密度泛函理论(DFT)计算的能带结构。在本领域众所周知，DFT低估了带隙的绝对值。因此带隙以上的所有能带可以被移动适当的“剪刀修正(scissors correction)”。然而，已知能带的形状是可靠得多的。应当考虑此来解释垂直能量轴。

图4A示出了对体硅(由连续线表示)和图1中示出的4/1Si/O超晶格25(由虚线表示)从伽马点(G)计算的能带结构。各方向涉及4/1Si/O结构的单元晶胞而不是传统的硅晶胞，尽管图中的(001)方向确实对应于传统硅单元晶胞的(001)方向，并因此，示出了硅导带最小值的期望位置。图中的(100)和(010)方向对应于传统硅单元晶胞的(110)和(-110)方向。本领域技术人员将会意识到，图中硅的能带被折叠以将它们表示在4/1Si/O结构的适当倒格子方向上。

可以看到，4/1Si/O结构的导带最小值位于的伽马点处，与体硅(Si)形成对照，而价带最小值发生在(001)方向上布里渊区的边缘(我们称之为Z点)处。还应该注意到，相比于硅导带最小值的曲率，4/1Si/O结构的导带最小值的曲率更大，这是因为由附加的氧层引入的扰动导致的能带***。

图4B示出了对体硅(连续线)和4/1Si/O超晶格25(虚线)两者从Z点计算的能带结构。这个图例示了(100)方向上价带的增强的曲率。

图4C示出了对体硅(连续线)和图3的超晶格25’的5/1/3/1Si/O结构(虚线)两者从伽马点和Z点两者计算的能带结构。由于5/1/3/1Si/O结构的对称性，在(100)和(010)方向计算的能带结构是等价的。因此，预期电导率有效质量和迁移率在平行于层的平面(即，垂直于(001)堆叠方向)中是各向同性的。注意，在5/1/3/1Si/O示例中，导带最小值和价带最大值两者都在Z点处或者靠近Z点。

尽管增大的曲率是降低的有效质量的指示，但是也可以通过电导率倒数有效质量张量的计算来取得合适的对比和区别。这使得申请人进一步从理论上阐明：5/1/3/1超晶格25’应该大体上是直接带隙的。本领域技术人员将会理解，光跃迁的合适的矩阵元是直接和非直接带隙行为之间差别的另一个指示。

现在参照图5-图19，根据一个有利的实施例，上述的MST超晶格结构(例如，Si/O结构)可以用作Si外延晶片的吸收层。作为背景技术，在单个封装中使用TSV(通过硅通孔)连接的集成有不同芯片功能(例如，图像传感器、DRAM、逻辑等)的堆叠芯片结构最近受到欢迎。对于堆叠的芯片结构，每个芯片通常被研磨为要比传统封装所用的硅晶片(～200-800μm)薄得多(～70μm)。

传统的硅晶片通常在晶片背面具有吸收层。在晶片处理期间，BEOL中使用的扩散到硅衬底中的金属(诸如Cu)被捕获在该吸收层中。在晶片背面研磨和CMP工艺期间，当对吸收层进行研磨或抛光时，捕获的金属会释放到水或CMP浆料中。尽管晶片正面通常具有保护免受金属扩散的SiN钝化层，但是在去除吸收层之后，晶片背面没有保护。结果，随着堆叠芯片的大量变薄，在封装过程期间由于金属污染而导致的良率损失可能是有问题的。

根据用于Si晶片的Si/O实施方式的示例实施例，可以使用毯式沉积在起始晶片或衬底102的“正”面上形成MST超晶格104。举例来说，起始衬底102可以是从CZ(Czochralski工艺)硅晶块上切下的。然后，在超晶格104上生长～2至5μm厚的规则外延硅层(即，帽层)。值得注意的是，通过超晶格104将～2至5μm外延生长与下面的起始衬底102隔离。然后，整个晶片结构100可以用于下游或制造工艺中。

更具体地，然后可以在前端(FEOL)处理期间在外延半导体层106中形成一个或多个电路108，该电路诸如包括场效应晶体管(FET)，例如随后是氮化物层110(图6)。然后执行中端(MOL)处理以形成触件111(图7)。接下来，可以执行通过硅通孔(TSV)的形成(图8)，以形成穿过外延(有源)层106和超晶格吸收层104并进入衬底102的金属(例如，铜)通孔112。

然后可以执行后端(BEOL)处理以形成分别耦接到触件111和通孔112的金属互连层113、114。互连层112由中间绝缘体115(例如，金属氧化物)分开(图9)。然后可以形成具有开口130的钝化层116(例如，氧化物)，该开口130设置为暴露期望的互连层(在此为金属层113)(图10)。

中端(MEOL)处理然后可以在开口的位置处开始形成导电触件“凸块”117，即在凸块金属化(UBM)形成下形成导电触件。此后，可以用粘合剂118将临时载体119接合到TSV结构上(图12)。然后可以使用载体119来翻转TSV结构，从而可以对衬底102执行背面研磨(图13)。

更具体地，衬底102的背面被减薄(例如，使用背面研磨和/或干蚀刻)，而MST吸收超晶格104保留在变薄的体硅和外延硅层106之间。减薄通常进行到TSV 112的尖端的几微米内。在减薄至期望的厚度(例如，对于堆叠芯片装置，200μm或更小，并且更特别是约70μm或更小)之后，超晶格非半导体(例如氧)单层捕获或吸收金属并防止它们扩散到形成在超晶格104正面上的外延层106中的电路装置有源区中，从而有助于将良率损失保持在可接受的水平。申请人从理论上阐明(但不希望束缚于此)：MST超晶格具有比传统单氧层更高的热稳定性，并且鉴于超晶格中提供了更高数量的氧原子，MST超晶格具有显着更高的吸收位点数。这对于诸如上述堆叠芯片装置的应用可能是特别有利的，而没有与传统吸收层相关联的上述缺点。

根据该方法产生的装置通常将包括在MST超晶格104附近的体硅102中捕获的金属，并且超晶格吸收层104也将因此在最终装置中包括吸收的金属离子，如本领域技术人员将理解的那样。除了上述的Si/O超晶格和Si晶片之外，该方法也可以与其它类型的半导体衬底和超晶格一起使用，如本领域技术人员将理解的那样。

进一步的处理步骤可以包括蚀刻变薄的衬底102以暴露TSV 112并在TSV和衬底之上形成钝化层120(图14)。然后可以在钝化层120中形成开口121以暴露TSV 112(图15)，随后形成UBM焊盘122(图16)。

然后可以形成组装和测试操作，包括利用导电的UBM“微型”凸块124将UBM焊盘122耦接到芯片123(图17)。然后可以分离载体119并去除粘合剂层118(图18)，随后将凸块117切块并耦接到具有导电凸块或触件126的封装衬底125，以形成最终装置150(图19)。然后可以根据需要执行测试。

受益于本文提出的教导，本领域技术人员会想到许多修改和其它实施例。因此，应当理解，本公开不限于本文公开的具体示例性实施例。