基于频域的改善电源噪声的方法
阅读说明：本技术 基于频域的改善电源噪声的方法 (Method for improving power supply noise based on frequency domain ) 是由 郑夏威 张利强 熊伟 裘水军 裴敏 梁接明 于 2019-10-16 设计创作，主要内容包括：本发明公开了基于频域的改善电源噪声的方法,包括以下步骤：确定板极电源网络上电源噪声超标的芯片；设置示波器的采样率和存储深度；保存噪声测试波形为数据格式；对数据格式的波形文件进行离散傅里叶变换,得到电压噪声的频谱分布；提取PCB电源网络的S参数文件,得到频域阻抗曲线；计算电源网络的电流噪声频谱分布；根据电压噪声频谱分布曲线和电流噪声频谱分布曲线,找到频谱分布的峰频点；确定对应滤波效果最佳的电容容值；在EDA软件界面下增加或替换最佳的电容容值。本发明通过分析电压噪声和电流噪声的频谱分布,能精准的确定所需增加或替换的滤波电容的容值,同时通过仿真手段能快速高效的确定电容数量和最佳位置。(The invention discloses a method for improving power supply noise based on a frequency domain, which comprises the following steps: determining a chip with power supply noise exceeding the standard on a plate power supply network; setting the sampling rate and the storage depth of the oscilloscope; saving the noise test waveform as a data format; performing discrete Fourier transform on the waveform file in the data format to obtain the frequency spectrum distribution of voltage noise; extracting an S parameter file of a PCB power supply network to obtain a frequency domain impedance curve; calculating the current noise frequency spectrum distribution of the power supply network; finding out the peak frequency points of the frequency spectrum distribution according to the voltage noise frequency spectrum distribution curve and the current noise frequency spectrum distribution curve; determining a capacitance value of the capacitor with the optimal corresponding filtering effect; the optimal capacitance value of the capacitor is added or replaced under the EDA software interface. The invention can accurately determine the capacitance value of the filter capacitor to be added or replaced by analyzing the frequency spectrum distribution of the voltage noise and the current noise, and can quickly and efficiently determine the capacitance quantity and the optimal position by a simulation means.)
技术领域
本发明属于电子电路领域，具体涉及基于频域的改善电源噪声的方法。
背景技术
在PCB(Printed Circuit Board印制电路板)实际应用中，供电电源的电压并不是恒定的，会由于自身电路设计，负载芯片电流变化等因素产生电压波动，称之为电源噪声。通过在板级电源网络上并联电容减少电源噪声，称之为电源滤波。
针对PCB上电源噪声超标的问题，常规解决方法有两种，一种是尝试在PCB的不同位置焊接(增加或替换)不同容值，不同数量的电容,实测电源噪声是否有改善，直至电源噪声满足要求；另一种是记录下新增或替换电容的容值和位置，改版时在原理图和PCB设计文件中落地。不同容值的电容只对特定频段的噪声有效，且有效频段会随放置的位置不同而变化，所以现有的方法需要遍历电容的容值，数量和位置，缺乏针对性，且工作量巨大；有效性主要取决于工程师的经验，不具备可复制性。
发明内容
鉴于以上存在的技术问题，本发明用于提供基于频域的改善电源噪声的方法，包括以下步骤：
S10，确定板极电源网络上电源噪声超标的芯片；
S20，设置示波器的采样率和存储深度；
S30，保存噪声测试波形为数据格式；
S40，对数据格式的波形文件进行离散傅里叶变换，得到电压噪声的频谱分布；
S50，利用EDA软件提取PCB电源网络的S参数文件，得到频域阻抗曲线；
S60，利用频域公式I(f)＝(U(f))/(Z(f))计算电源网络的电流噪声频谱分布；
S70，根据电压噪声频谱分布曲线和电流噪声频谱分布曲线，找到频谱分布的峰频点；
S80，根据找到的频谱峰频点，确定对应滤波效果最佳的电容容值；
S90，在EDA软件界面下增加或替换最佳的电容容值，并提取相应的板极S参数；
S100，将S60获取的电源电流噪声频谱进行逆傅里叶变换，得到时域电流噪声文件；
S110，在EDA软件的ADS中搭建仿真链路，仿真得到增加活替换电容后的时域电压噪声；
S120，通过仿真得到最优改善方案，焊接到PCB上进行实测验证，验证合格后即完成电源噪声的改善。
优选地，所述确定板极电源网络上电源噪声超标的芯片为，用示波器测试每个负载芯片电源和地管脚之间的电源噪声，和芯片手册的要求进行比对，确定超标的芯片。
优选地，所述设置示波器的采样率，采样率记为X，数值设置为大于等于电源噪声的最大频率，采样率单位为S/s，即每秒采样一个点。
优选地，所述设置示波器的存储深度，存储深度记为L，为示波器保存波形时存储的采样点数量，单位为S，L>＝X/Y，其中，Y为电源噪声频谱的最低频率。
优选地，所述EDA软件包括POWERSI或OPI。
优选地，所述根据找到的频谱峰频点，确定对应滤波效果最佳的电容容值的对应关系包括，电流噪声谱和电压噪声谱的能量峰在30KHz、60KHz、95KHz、140KHz和1MHz，对应30KHz-140KHz噪声最佳滤波电容容值是220uF，1MHz噪声最佳滤波电容容值是10uF。
采用本发明具有如下的有益效果：摒弃现有技术中需要靠人力和经验主观判断的电源噪声改善方式，能精准的确定所需增加或替换的滤波电容的容值，同时通过仿真手段能快速高效的确定电容数量和最佳位置。
附图说明
图1为本发明实施例的基于频域的改善电源噪声的方法步骤流程图；
图2为本发明具体实施例的基于频域的改善电源噪声的方法的板极电源网络等效电路图；
图3为本发明具体实施例的基于频域的改善电源噪声的方法S30中数据格式的波形文件示意图；
图4为本发明具体实施例的基于频域的改善电源噪声的方法S40中电压噪声频谱图；
图5为本发明具体实施例的基于频域的改善电源噪声的方法S50中PCB电源网络频域阻抗曲线图；
图6为本发明具体实施例的基于频域的改善电源噪声的方法S60中电源网络电流噪声频谱分布示意图；
图7为本发明具体实施例的基于频域的改善电源噪声的方法S70中电压噪声和电流噪声频谱分布峰频点示意图；
图8为本发明具体实施例的基于频域的改善电源噪声的方法S110中仿真链路优化前后对比示意图；
图9为本发明具体实施例的基于频域的改善电源噪声的方法优化前后电压噪声对比波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
参见图1，本发明公开了基于频域的改善电源噪声的方法，包括以下步骤：
S10，确定板极电源网络上电源噪声超标的芯片；
S20，设置示波器的采样率和存储深度；
S30，保存噪声测试波形为数据格式；
S40，对数据格式的波形文件进行离散傅里叶变换，得到电压噪声的频谱分布；
S50，利用EDA软件提取PCB电源网络的S参数文件，得到频域阻抗曲线；
S60，利用频域公式I(f)＝(U(f))/(Z(f))计算电源网络的电流噪声频谱分布；
S70，根据电压噪声频谱分布曲线和电流噪声频谱分布曲线，找到频谱分布的峰频点；
S80，根据找到的频谱峰频点，确定对应滤波效果最佳的电容容值；
S90，在EDA软件界面下增加或替换最佳的电容容值，并提取相应的板极S参数；
S100，将S60获取的电源电流噪声频谱进行逆傅里叶变换，得到时域电流噪声文件；
S110，在EDA软件的ADS中搭建仿真链路，仿真得到增加或替换电容后的时域电压噪声；
S120，通过仿真得到最优改善方案，焊接到PCB上进行实测验证，验证合格后即完成电源噪声的改善。
上述中，S90目的是在EDA软件中可方便的替换或增减最佳容值电容的数量和位置，并方便的提取S参数，而S参数用于S110中的ADS仿真链路中，如果S110仿真的时域噪声仍然效果不佳，则返回到S90，修改电容数量或位置等信息，重新提取S参数，再导入到S110的仿真链路中仿真，直到时域噪声最佳，为一个循环的过程。有益效果在于，用EDA软件仿真得出结论较快，无需再pcb实物上依次焊接电容来尝试。
实施例2
在S10中确定板极电源网络上电源噪声超标的芯片为，用示波器测试每个负载芯片电源和地管脚之间的电源噪声，和芯片手册的要求进行比对，确定超标的芯片，板极电源网络等效电路图参见图2。
S20中，设置示波器的采样率，采样率记为X，数值设置为大于等于电源噪声的最大频率，采样率单位为S/s，即每秒采样一个点；设置示波器的存储深度，存储深度记为L，为示波器保存波形时存储的采样点数量，单位为S，L>＝X/Y，其中，Y为电源噪声频谱的最低频率。
所需的最小的存储深度L与电源噪声频谱最低频率有如下关系，最低频率是10KHz，需满足1/(L/X)≤10KHz，即L≥X/10K＝X/10000。
最小采样率与电源噪声的最大频率有关系，如最大频率是20MHz，那采样率至少是20MS/s。
一般板极电源噪声频段为10K-20M，因为超出这个频段的噪声，板极滤波电容就无法滤除了，需要靠电源芯片的负反馈电路和芯片封装/DIE上的电容来滤除。
具体实施例中，板极电源噪声一般分布在10KHz-20MHz，所以示波器采样率至少为X＝20MS/s，存储深度至少为：L＝X/10K＝20M/10K＝2000S，其中，MS/s为采样率单位，即Mega Sample per second,每秒采样20兆个点；存储深度2000S代表2000个采样点。
S30中示波器保存的数据格式的波形文件参见图3，第一行为存储深度数据，第二行为采样间隔，即采样率的倒数。
S40后，得到的电压噪声频谱图参见图4。
S50后，得到的PCB电源网络频域阻抗曲线图参见图5。
S60后，计算出的电源网络电流噪声频谱分布参见图6。
S70中，找到电压噪声和电流噪声频谱分布峰频点参见图7，可见电流噪声谱和电压噪声谱的能量峰在30KHz、60KHz、95KHz、140KHz和1MHz，对应30KHz-140KHz噪声最佳滤波电容容值是220uF，1MHz噪声最佳滤波电容容值是10uF。
S110中仿真链路优化前后对比示意图参见图8，上半部分为优化前、下半部分为优化后。
优化前后电压噪声对比波形图参见图9，10为优化前的电压，即图8中的V_PATENT；20为优化后的电压，即图8中的V_PATENT_OPI。可以看到，优化后的电压噪声峰峰值显著降低。
具体实施例中，EDA软件包括POWERSI或OPI。
应当理解，本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例，本领域普通技术人员应当理解，在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种形式和细节的改变。