半导体元件
阅读说明：本技术 半导体元件 (Semiconductor device with a plurality of semiconductor chips ) 是由 王菘豊 卡迪尔巴德·姆鲁尼尔 奥野泰利 于 2019-05-21 设计创作，主要内容包括：一种半导体元件包含第一半导体鳍片、第一磊晶层、第一合金层以及接触栓塞。第一半导体鳍片位于基材上。第一磊晶层位于第一半导体鳍片上。第一合金层位于第一磊晶层上方。第一合金层的材质包含一或多个IV族元素以及一或多个金属元素,且第一合金层包含第一侧壁及第二侧壁,第二侧壁自第一侧壁的底部沿着不平行于第一侧壁的方向向下延伸。接触栓塞接触于第一合金层的第一侧壁以及第二侧壁。(A semiconductor device includes a first semiconductor fin, a first epitaxial layer, a first alloy layer, and a contact plug. The first semiconductor fin is located on the substrate. The first epitaxial layer is located on the first semiconductor fin. The first alloy layer is located above the first epitaxial layer. The first alloy layer comprises one or more group IV elements and one or more metal elements, and the first alloy layer comprises a first side wall and a second side wall, wherein the second side wall extends downwards from the bottom of the first side wall along a direction which is not parallel to the first side wall. The contact plug contacts the first sidewall and the second sidewall of the first alloy layer.)
技术领域
本揭露是关于一种半导体元件，特别是关于一种半导体元件的形成方法。
背景技术
随着半导体工业已发展到纳米技术制程节点以追求更高的元件密度、更高效能及更低成本，来自制造及设计问题两者的挑战已导致了三维设计的发展，诸如，鳍式场效应晶体管(fin-type field effect transistor,FinFET)以及具有高介电常数(highdielectric constant,high-k)材料的金属栅极结构的使用。通常通过使用栅极替换技术来制造金属栅极结构，且通过使用磊晶生长方法形成源极及漏极。源极/漏极接触栓塞亦形成于源极/漏极区域上。
发明内容
于一些实施方式中，一种半导体元件，其特征在于，包含第一半导体鳍片、第一磊晶层、第一合金层以及接触栓塞。第一半导体鳍片位于基材上。第一磊晶层位于第一半导体鳍片上。第一合金层位于第一磊晶层上方。第一合金层的材质包含一或多个IV族元素以及一或多个金属元素，且第一合金层包含第一侧壁及第二侧壁，第二侧壁自第一侧壁的底部沿着不平行于第一侧壁的方向向下延伸。接触栓塞接触于第一合金层的第一侧壁以及第二侧壁。
附图说明
当结合附图阅读时得以自以下详细描述最佳地理解本揭露的态样。应注意，根据工业上的标准实务，各种特征未按比例绘制。实际上，为了论述清楚可任意地增大或减小各种特征的尺寸。
图1为说明根据一些实施方式的形成源极/漏极接触件的方法的流程图；
图2至图16展示根据本揭露的一些实施方式的用于制造鳍式场效应晶体管(fin-type field effect transistor,FinFET)的各种阶段的例示性横截面图；
图17A、图18A、图19A及图20A为根据本揭露的一些实施方式的在形成接触栓塞的各种阶段对应于图16中所说明的线段A-A的例示性横截面图；
图17B、图18B、图19B及图20B为根据本揭露的一些实施方式的在形成接触栓塞的各种阶段对应于图16中所说明的线段B-B的例示性横截面图；
图21A、图22A及图23A为根据本揭露的一些实施方式的在形成接触栓塞的各种阶段对应于图16中所说明的线段A-A的例示性横截面图；
图21B、图22B及图23B为根据本揭露的一些实施方式的在形成接触栓塞的各种阶段对应于图16中所说明的线段B-B的例示性横截面图；
图24A为根据本揭露的一些实施方式的对应于半导体元件的图16中的线段A-A的例示性横截面图；
图24B为根据本揭露的一些实施方式的对应于半导体元件的图16中的线段B-B的例示性横截面图；
图25及图26为根据本揭露的一些实施方式的在形成接触栓塞的各种阶段对应于图16中所说明的线段A-A的例示性横截面图；
图27说明根据本揭露的一些实施方式的使用化学气相沉积(chemical vapordeposition,CVD)制程在各种材料上沉积钌的实验结果；
图28说明根据本揭露的一些实施方式的使用化学气相沉积制程在各种材料上沉积钌的实验结果。
【符号说明】
10：遮罩层
11：衬垫氧化物层
12：氮化硅遮罩层
15：第一保护层
17：第二保护层
20：虚设栅极介电层
22：虚设栅电极层
24：侧壁间隔件
50：基材
52、54：鳍状结构
58：隔离绝缘层
60：用于n型FET的源极/漏极磊晶层
62：用于p型FET的源极/漏极磊晶层
65：介电质覆盖层
67：第一层间介电质(层间介电质)层
72：栅极介电层
73：功函数调整层
74：金属栅电极层
78：绝缘材料
80、81：金属合金层
110：间隔件残留物
132：第一n型磊晶层
134：第二n型磊晶层
136：第一p型磊晶层
138：第二p型磊晶层
150：接触蚀刻终止层
160：第二层间介电质层
200、200a、200b、201、201a、201b、203：接触栓塞
215、216：氮化合金覆盖结构
220、222：合金层
224、226、263：孔隙
225：过渡金属层
241、242、243、244、245：介面层
251、252、253、254、255：贵金属结构
261、262：接缝
271、272：种晶层
281、282：金属结构
2001、2011、2012：锥形部分
2002：延伸部分
O1、O2：接触开口
O11、O21：锥形开口
O12、O22：缝隙
S11～S18：步骤
SW1、SW3、SW5、SW6：上倾侧壁
SW2、SW4：垂直侧壁
具体实施方式
以下揭示内容提供用于实施所提供标的物的不同特征的许多不同实施方式或实例。以下描述部件及布置的特定实例以简化本揭露。当然，此等仅为实例且并不意欲为限定性的。举例而言，在如下描述中第一特征在第二特征之上或在第二特征上形成可包含其中第一及第二特征直接接触形成的实施方式，且亦可包含其中额外特征可在第一及第二特征之间形成而使得第一及第二特征可不直接接触的实施方式。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复是出于简化及清楚目的，且其本身并不指示所论述的一些实施方式及/或配置之间的关系。
另外，为了描述简单起见，可在本文中使用诸如“在……之下”、“在……下方”、“下方”、“在……上方”、“上方”以及其类似术语的空间相对术语，以描述如诸图中所说明的一个部件或特征相对于另一(其他)部件或特征的关系。所述空间相对术语意欲涵盖除了诸图中所描绘的定向以外元件在使用或操作中的不同定向。装置可以其他方式定向(旋转90度或在其他定向上)，且可同样相应地解释本文中所使用的空间相对描述词。
可通过任何合适方法来图案化鳍式场效应晶体管(fin-type field effecttransistor,FinFET)的鳍片结构。举例而言，可使用一或多个光微影制程(包含双图案化或多图案化制程)来图案化鳍。大体而言，双图案化或多图案化制程组合了光微影及自对准制程，从而允许产生具有(例如)小于可使用单一、直接光微影制程另外获得的间距的间距的图案。举例而言，在一个实施方式中，牺牲层形成于基材之上且使用光微影制程图案化。使用自对准制程并靠着经图案化的牺牲层形成间隔件。接着移除牺牲层，且剩余间隔物可接着用以图案化鳍。
图1说明根据一些实施方式的形成半导体元件的方法。所述方法可实施在平面元件或多栅极元件上，诸如，鳍式场效应晶体管、全栅极(gate-all-around GAA)元件、欧米伽栅极(Ω栅极)元件或Pi栅极(Π栅极)元件，以及应变半导体元件、绝缘体覆硅(silicon-on-insulator,SOI)元件、部分耗尽的绝缘体覆硅元件、完全耗尽的绝缘体覆硅元件或其他元件。图2至图16展示根据本揭露的一些实施方式的用于制造鳍式场效应晶体管的各种阶段的例示性横截面图。在随后论述中，参考图1中的制程步骤来论述图2至图16中所展示的制程步骤。应理解，可在图2至图16所展示的制程之前、在其期间以及在其之后提供额外操作，且以下所述的操作中的一些可被替代或消除而获得方法的额外实施方式。操作/制程的次序可互换。
在鳍式场效应晶体管的制造方法中，形成鳍状结构。遮罩层10形成于基材50上，如图2中所展示。通过(例如)热氧化制程及/或化学气相沉积(chemical vapor deposition,CVD)制程来形成遮罩层10。基材50为(例如)具有在自约1×1015cm-3至约1×1016cm-3的范围中的杂质浓度的p型硅基材。在其他实施方式中，基材为具有在自约1×1015cm-3至约1×1016cm-3的范围中的杂质浓度的n型硅或锗基材。
或者，基材50可包含另一元素半导体，诸如，锗；化合物半导体，包含诸如SiC及SiGe的IV-IV族化合物半导体，诸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP的III-V族化合物半导体；或其组合。基材50可包含已适当地掺杂有杂质(例如，p型或n型电导率)的各种区域。
在一些实施方式中，遮罩层10包含(例如)衬垫氧化物(例如，氧化硅)层11及氮化硅遮罩层12，如图2中所展示。可通过使用热氧化或化学气相沉积制程来形成衬垫氧化物层11。可通过以下来形成氮化硅遮罩层12：诸如溅镀方法的物理气相沉积(physical vapordeposition,PVD)；化学气相沉积；电浆增强化学气相沉积(Plasma enhanced chemicalvapor deposition,PECVD)；大气压化学气相沉积(atmospheric pressure chemicalvapor deposition,APCVD)；低压化学气相沉积(low pressure chemical vapordeposition,LPCVD)；高密度电浆化学气相沉积(high density plasma chemical vapordeposition,HDPCVD)；原子层沉积(atomic layer deposition,ALD)；及/或其他制程。衬垫氧化物层11的厚度在约2nm至约15nm的范围中，且在一些实施方式中氮化硅遮罩层12的厚度在约2nm至约50nm的范围中。
遮罩图案进一步形成于遮罩层上。举例而言，遮罩图案为通过微影操作形成的抗蚀剂图案。通过使用遮罩图案作为蚀刻遮罩，形成衬垫氧化物层11及氮化硅遮罩层12的硬遮罩图案，如图3中所展示。
接着，如图4中所展示，通过使用硬遮罩图案作为蚀刻遮罩，通过使用干式蚀刻方法及/或湿式蚀刻方法的沟槽蚀刻将基材50图案化为用于n型场效应晶体管的鳍状结构52以及用于p型场效应晶体管的鳍状结构54。用于n型场效应晶体管的鳍状结构52的尺寸可与用于p型场效应晶体管的鳍状结构54的尺寸相同或不同。
在图4中，两个鳍状结构52及两个鳍状结构54被安置在基材50上。然而，鳍状结构的数目并不限于两个。数目可小至一个或多于三个。另外，一或多个虚设鳍状结构可邻近鳍状结构52及/或鳍状结构54的两侧安置，以改良图案化制程中的图案保真度。
鳍状结构52、54可由与基材50相同的材料制成，且可自基材50连续延伸或突出。在此实施方式中，鳍状结构由Si制成。鳍状结构52、54的硅层可为本征的，或适当地掺杂有n型杂质或p型杂质。
在一些实施方式中鳍状结构52、54的宽度W1在自约5nm至约40nm的范围中，且在其他实施方式中在自约7nm至约12nm的范围中。在一些实施方式中，两个鳍状结构之间的空间S1在自约10nm至约40nm的范围中。在一些实施方式中鳍状结构52、54的高度H1(沿Z方向)在自约100nm至约300nm的范围中，且在其他实施方式中在自约50nm至100nm的范围中。
鳍状结构52、54的下部部分可称作井区，且被栅电极覆盖的鳍状结构52、54的上部部分可称作通道或通道区域，且未被栅电极覆盖的鳍状结构52、54的上部部分可称作源极及漏极，或源极区域及漏极区域。在本揭露中，“源极”及“漏极”可共同地称作“源极/漏极”。在一些实施方式中井区域的高度在自约60nm至100nm的范围中，且通道区域的高度在自约40nm至120nm的范围中，且在其他实施方式中在自约38nm至约60nm的范围中。
在形成鳍状结构52、54之后，形成第一保护层15以覆盖结构52、54，如图5中所展示。于一些实施方式中，覆盖结构也可称之为覆盖层。第一保护层15由(例如)氧化硅、氮化硅(SiN)或氮氧化硅(SiON)制成。在实施方式中，第一保护层15由SiN制成。可通过化学气相沉积形成第一保护层15。在一些实施方式中，第一保护层15的厚度在自约1nm至约20nm的范围中。
在形成第一保护层15之后，如图6中所展示，形成第二保护层17。第二保护层17由(例如)氧化硅、氮化硅(SiN)或氮氧化硅(SiON)制成，且不同于第一保护层15。在一些实施方式中，第二保护层17由氧化硅制成。可通过化学气相沉积形成第二保护层17。在一些实施方式中，第二保护层17的厚度在自约1nm至约20nm的范围中。
另外，隔离绝缘层58形成于鳍状结构之间的空间中及/或一个鳍状结构与形成于基材50上的另一部件之间的空间中，如图7中所展示。隔离绝缘层58亦可称为“浅沟槽隔离(shallow trench isolation,STI)”层。用于隔离绝缘层58的绝缘材料可包含氧化硅、氮化硅、氮氧化硅(SiON)、SiOCN、掺氟硅酸盐玻璃(fluorine-doped silicate glass,FSG)或低k介电材料的一或多个层。通过低压化学气相沉积(low pressure chemical vapordeposition,LPCVD)、电浆化学气相沉积或可流动化学气相沉积形成隔离绝缘层。在可流动化学气相沉积中，可沉积可流动介电材料而不是氧化硅。顾名思义，可流动介电材料可在沉积期间“流动”以填充具有高的深宽比的缝隙或空间。视情况将各种化学物质添加至含硅前驱物以允许已沉积的膜流动。在一些实施方式中，添加氮氢键。可流动的介电前驱物(尤其是可流动的氧化硅前驱物)的实例包含硅酸盐、硅氧烷、甲基倍半硅氧烷(methylsilsesquioxane,MSQ)、氢倍半硅氧烷(hydrogen silsesquioxane,HSQ)、MSQ/HSQ、全氢硅氮烷(perhydrosilazane,TCPS)、全氢-聚硅氮烷(perhydro-polysilazane,PSZ)、正硅酸四乙酯(tetraethyl orthosilicate,TEOS)，或甲硅烷基胺(silyl-amine)，诸如，三甲硅烷基胺(trisilylamine,TSA)。在多操作制程中形成此等可流动氧化硅材料。在沉积了可流动膜之后，使其固化并接着退火以移除不需要的(若干)元素从而形成氧化硅。当移除不需要的(若干)元素时，可流动膜致密化并收缩。在一些实施方式中，进行多个退火制程。不止一次地使可流动膜固化并退火。可流动膜可掺杂有硼及/或磷。
如图7中所展示，首先在厚层中形成绝缘层58，使得鳍状结构52及54嵌入厚层中，且厚层凹陷以便暴露鳍状结构52及54的上部部分，如图8中所展示。将所述各别步骤展示为图1的制程流程中的步骤S11。可通过使用干式及/或湿式蚀刻使绝缘层58凹陷。在一些实施方式中，亦自结构52、54的已暴露部分移除遮罩层11及12以及第一保护层15及第二保护层17。
在一些实施方式中，来自隔离绝缘层58的上表面的鳍状结构的高度H2在自约20nm至约100nm的范围中，且在其他实施方式中在自约30nm至约50nm的范围中。在使隔离绝缘层58凹陷之后或之前，可执行例如退火制程的热处理以改良隔离绝缘层58的品质。在某些实施方式中，通过在惰性气体环境(诸如，N2、Ar或He环境)中在自约900℃至约1050℃的范围中的温度下使用快速热退火(RTA)历时约1.5秒至约10秒来执行热处理。
在一些实施方式中，采用栅极替换技术。在形成(并凹陷)绝缘层58之后，如图9中所展示，在鳍状结构52、54上形成一或多个虚设栅极结构，其各自包含虚设栅极介电层20及虚设栅电极层22。将所述各别步骤展示为图1的制程流程中的步骤S12。如图9中所展示，栅极结构在X方向上延伸，而鳍状结构在Y方向上延伸。
为了制造虚设栅极结构，在隔离绝缘层58及已暴露的鳍状结构52、54上形成介电层及多晶硅层，且接着执行图案化操作以便获得包含由多晶硅制成的虚设栅电极层22以及虚设栅极介电层20的虚设栅极结构。在一些实施方式中，通过使用硬遮罩来图案化多晶硅层，且硬遮罩保留在虚设栅电极层22上作为覆盖绝缘层。硬遮罩(覆盖绝缘层)包含绝缘材料的一或多个层。在一些实施方式中，覆盖绝缘层包含形成在氧化硅层之上的氮化硅层。在其他实施方式中，覆盖绝缘层包含形成在氮化硅层之上的氧化硅层。可通过化学气相沉积、PVD、ALD、电子束蒸发或其他合适制程形成用于覆盖绝缘层的绝缘材料。在一些实施方式中，虚设栅极介电层20可包含氧化硅、氮化硅、氮氧化硅或高介电常数介电质的一或多个层。在一些实施方式中，虚设栅极介电层20的厚度在自约2nm至约20nm的范围中，且在其他实施方式中在自约2nm至约10nm的范围中。在一些实施方式中虚设栅极结构的高度在自约50nm至约400nm的范围中，且在其他实施方式中在自约100nm至200nm的范围中。
若采用先栅极技术，则将虚设栅电极层22及虚设栅极介电层20用作栅电极及栅极介电层。
其后，侧壁间隔件24形成在虚设栅电极层22的相对侧壁上，如图10中所展示。接着，如图11中所展示，例如通过使用各向异性干式蚀刻来移除形成于鳍状结构52、54上的侧壁间隔件24，以便暴露结构52、54的源极/漏极区域。将所述各别步骤展示为图1的制程流程中的步骤S13。侧壁间隔件24包含绝缘材料的一或多个层，诸如，SiO2、SiN、SiON、SiOCN或SiCN，其是通过化学气相沉积制程、物理气相沉积制程、原子层沉积制程、电子束蒸发制程或其他合适制程形成。可将低k介电材料用作侧壁间隔件。通过形成绝缘材料的毯覆层并执行各向异性蚀刻来形成侧壁间隔件24。在实施方式中，侧壁间隔件层由氮化硅基材料制成，诸如，SiN、SiON、SiOCN或SiCN。在一些实施方式中，侧壁间隔件24的厚度在自约2nm至约10nm的范围中。
在暴露鳍状结构52、54的源极/漏极区域之后，形成源极/漏极磊晶层，如图12中所展示。将所述各别步骤展示为图1的制程流程中的步骤S14。在一些实施方式中，用于n型场效应晶体管的源极/漏极磊晶层60包含半导体材料的一或多个层，诸如，SiC、SiP及SiCP，其为n型场效应晶体管的通道提供适当应力。当将SiP或SiCP用作多个磊晶层时，层具有不同的P及/或C浓度。因为鳍状结构52为结晶Si，所以磊晶层60亦为结晶的。在一些实施方式中，用于p型场效应晶体管的源极/漏极磊晶层62包含一或多个半导体材料，诸如，Ge及SixGe1-x，其中0<x<1，其为p型场效应晶体管的通道提供适当应力。当将SiGe用作多个磊晶层时，多层具有不同的Ge浓度。因为鳍状结构52、54为结晶Si，所以磊晶层60、62亦为结晶的。在某些实施方式中，将向通道提供适当应力的III-V族材料用作源极/漏极磊晶层60及/或62。在一些实施方式中，源极/漏极磊晶层60及/或62包含磊晶形成的半导体材料的多个层。
通过使用以下气体可在约80至150托的压力下在约400至800℃的温度下生长源极/漏极磊晶层60、62：诸如SiH4、Si2H6或SiCl2H2的含Si气体；诸如GeH4、Ge2H6或GeCl2H2的含Ge气体；诸如CH4或C2H6的含C气体；及/或例如PH3的掺杂气体。可通过单独的磊晶制程形成用于n型场效应晶体管的源极/漏极结构以及用于p型场效应晶体管的源极/漏极结构。
在本揭露中，在形成源极/漏极磊晶层60、62之后，形成于一个鳍状结构52上的源极/漏极磊晶层60不与形成于邻近鳍状结构52上的源极/漏极磊晶层60接触(亦即，物理地分离)，如图12中所展示。类似地，形成于一个鳍状结构54上的源极/漏极磊晶层62不与形成于邻近鳍状结构54上的源极/漏极磊晶层62接触(亦即，物理地分离)。在一些实施方式中，源极/漏极磊晶层60(或62)之间的空间S2在自约5nm至15nm的范围中。视两个鳍状结构之间的空间S1(参见图4)而定，调整源极/漏极磊晶层60及62的厚度以确保所需空间S2。
在形成源极/漏极磊晶层60及62之后，介电质覆盖层65形成于源极/漏极磊晶层60及62上，且第一层间介电质(interlayer dielectric,ILD)层67形成于介电质覆盖层65上，如图13中所展示。将所述各别步骤展示为图1的制程流程中的步骤S15。介电质覆盖层65(例如)由SiN或SiON制成，且在一些实施方式中具有在自约2nm至约20nm的范围中的厚度。第一层间介电质67由与介电质覆盖层65不同的材料制成，且由(例如)氧化硅、SiCN、SiOCN或低k材料的一或多个层制成。
在形成层间介电质层67之后，形成一或多个金属栅极结构。移除虚设栅极结构(虚设栅电极层22及虚设栅极介电层20)，且以金属栅极结构来替换。在某些实施方式中，在虚设栅极结构之上形成第一层间介电质层67，且执行诸如化学机械研磨(chemicalmechanical polishing,CMP)制程或回蚀制程的平坦化操作以暴露虚设栅电极层22的上表面。接着，分别通过适当蚀刻制程来移除虚设栅电极层22及虚设栅极介电层20，以形成栅极开口。在栅极开口中形成包含栅极介电层72、一或多个功函数调整层73及金属栅电极层74的金属栅极结构。将所述各别步骤展示为图1的制程流程中的步骤S16。
栅极介电层72可形成于安置在鳍状结构52、54的通道层上的介面层(未绘示)上。在一些实施方式中，介面层可包含具有0.2nm至1.5nm的厚度的氧化硅或氧化锗。在其他实施方式中，介面层的厚度在约0.5nm至约1.0nm的范围中。
栅极介电层72包含介电材料的一或多个层，诸如，氧化硅、氮化硅或高介电常数介电材料、其他合适介电材料，及/或其组合。高介电常数介电材料的实例包含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、氧化钛、二氧化铪-氧化铝(HfO2-Al2O3)合金、其他合适的高介电常数介电材料，及/或其组合。通过(例如)化学气相沉积、物理气相沉积、原子层沉积、高密度电浆化学气相沉积或其他合适方法及/或其组合来形成栅极介电层72。在一些实施方式中栅极介电层的厚度在自约1nm至约10nm的范围中，且在其他实施方式中可在自约2nm至约7nm的范围中。
一或多个功函数调整层73形成在栅极介电层72上，如图14中所展示。功函数调整层73由导电材料制成，诸如，TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC的单个层，或此等材料中的两者或两者以上的多层。对于n通道鳍式场效应晶体管而言，将TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi及TaSi中的一或多者用作功函数调整层，且对于p通道鳍式场效应晶体管而言，将TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC及Co中的一或多者用作功函数调整层。
金属栅电极层74形成在一或多个功函数调整层73上。金属栅电极74包含任何合适金属材料的一或多个层，诸如，铝、铜、钛、钽、钴、钼、氮化钽、硅化镍、硅化钴、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金属合金、其他合适材料，及/或其组合。
在沉积了用于金属栅极结构的适当材料之后，执行诸如化学机械研磨的平坦化操作。另外，在一些实施方式中，使金属栅极结构凹陷以形成覆盖空间，且以绝缘材料78填充覆盖空间，如图14中所展示。
在形成金属栅极结构之后，移除第一层间介电质层67及介电质覆盖层65。在一些实施方式中完全移除第一层间介电质层67及介电质覆盖层65，且在其他实施方式中，自围绕源极/漏极结构的区域部分地移除第一层间介电质层67及介电质覆盖层65。
在至少部分地移除了第一层间介电质层67之后，金属合金层80及81分别形成于源极/漏极磊晶层60及62上，如图15中所展示。将所述各别步骤展示为图1的制程流程中的步骤S17。
金属合金层80及81是由一或多个IV族元素及一或多个过渡金属元素制成的合金。当由硅形成源极/漏极磊晶层60及62时，金属合金层80及81为硅化物层。当由锗形成源极/漏极磊晶层60及62时，金属合金层80及81为锗化物层。当由SiGe形成源极/漏极磊晶层60及62时，金属合金层80及81为锗化硅层。
过渡金属包含Ti、Ta、Ru、Pt、Ni及Co中的一或多者。合金层80或81为TiSi、TaSi、RuSi、PtSi、NiSi、CoSi、TiSiGe、TaSiGe、NiSiGe及CoSiGe中的一或多者。
在移除了第一层间介电质层67之后，通过(例如)化学气相沉积制程、原子层沉积制程或物理气相沉积制程将过渡金属沉积在源极/漏极磊晶层60及62上。在沉积期间，已沉积的过渡金属与源极/漏极磊晶层60及62中的Si及/或Ge反应，借以在一些实施方式中形成合金层80及81。在一些实施方式中，可通过电浆增强化学气相沉积、化学气相沉积、电浆增强原子层沉积(plasma-enhanced atomic layer deposition,PEALD)或原子层沉积金属沉积在约250℃至700℃的温度范围内形成硅化物(合金)层，且接着应用使用Cl基或F基气体的原位干式蚀刻或异位湿式选择性蚀刻以移除间隔件及隔离绝缘层上的剩余金属。在其他实施方式中，可通过电浆增强化学气相沉积、化学气相沉积、电浆增强原子层沉积或原子层沉积金属沉积在约350℃至650℃的温度范围内形成硅化物(合金)层。在一些实施方式中，稍后执行氮化处理以钝化硅化物表面用于随后的硅化物形成退火。在其他实施方式中，经由通过自组装分子(self-assembly molecular,SAMs)的表面阻挡，或自适当金属及硅前驱物进行固有的选择性形成，执行选择性硅化物沉积制程。可利用其他合适的硅化物形成制程。
在本揭露实施方式中，在形成合金层80之前，在鳍状结构52中的一者上的源极/漏极磊晶层60与邻近鳍状结构52上的源极/漏极磊晶层60分离，且在鳍状结构54中的一者上的源极/漏极磊晶层62与邻近鳍状结构54上的源极/漏极磊晶层62分离。形成合金层80及81，使得分离的源极/漏极磊晶层60上的所得合金层80被分离，且亦被分离分离的源极/漏极磊晶层62上的所得合金层81。
在一些实施方式中，在过渡金属层形成于源极/漏极磊晶层60及62上之后，执行退火操作以形成合金层80及81。退火操作是在约250℃至约850℃的温度下执行。
在形成合金层80及81之后，形成接触蚀刻终止层(contact-etch stop layer,CESL)150以覆盖合金层80、81，且第二层间介电质层160形成于接触蚀刻终止层150上，如图16中所展示。接触蚀刻终止层150由诸如SiN及SiON的氮化硅基材料制成，且在一些实施方式中具有在自约2nm至约20nm的范围中的厚度。第二层间介电质160由与接触蚀刻终止层150不同的材料制成，且由(例如)氧化硅、SiCN、SiOCN或低k材料的一或多个层制成。
随后，执行图案化操作以在源极/漏极结构的合金层80及81上形成接触开口，且以导电材料填充开口，借以形成接触栓塞(contact plug)200及201，如图16中所展示。将所述各别步骤展示为图1的制程流程中的步骤S18。使用选择性自底向上的沉积技术形成接触栓塞200及201，以填充相邻合金层之间的缝隙，此将在下文中得到进一步描述。
图17A至图20B为根据本揭露的一些实施方式的在形成接触栓塞的各种阶段的例示性横截面图。在图17A至图20B中，“A”图(例如，图17A)说明沿着对应于图16中所说明的线段A-A的X方向的横截面图，且“B”图(例如，图17B)说明沿着对应于图16中所说明的线段B-B的Y方向的横截面图。在图17A至20B中，将各自包含两个鳍状结构52、54的n通道鳍式场效应晶体管(NFET)及p通道鳍式场效应晶体管(PFET)说明为彼此邻近。然而，配置并不限于此。鳍状结构的数目可为三个或三个以上，且一或多个额外结构可安置在n通道鳍式场效应晶体管与p通道鳍式场效应晶体管之间。
在图17A及图17B中，在n通道FET中，第一n型磊晶层132形成于鳍状结构52上，且第二n型磊晶层134形成于第一n型磊晶层132上。第一及第二n型磊晶层为具有彼此不同且不同于鳍状结构的晶格常数的结晶半导体层，诸如，Si、SiC、SiCP、SiP、Ge及SiGe。当使用SiC、SiP及/或SiCP时，第二n型磊晶层134的C或P浓度高于第一n型磊晶层132的C或P浓度。在一些实施方式中，将III-V族半导体层用于第一及第二n型磊晶层中的至少一者。第一n型磊晶层132及第二n型磊晶层134的组合对应于图16中所展示的源极/漏极磊晶层60。在其他实施方式中，仅形成第一n型磊晶层132及第二n型磊晶层134中的一者，且在某些实施方式中，形成三个或三个以上n型磊晶层。
另外，对应于图16中所展示的合金层80的合金层222(例如，硅化物层)分别形成于第二n型磊晶层134上。通过第二n型磊晶层134的材料与形成于其上的过渡金属层之间的反应形成合金层222。如图17A中所展示，邻近两个鳍状结构52中的一者的第二n型磊晶层134不触碰邻近两个鳍状结构52中的另一者的第二n型磊晶层134。形成于各别第二n型磊晶层134上的合金层222未合并且因此分离。
在一些实施方式中，通过在一些实施方式中通过使用NH3或N2+H2电浆进行的氮化操作，合金层222的表面层可转化成氮化合金覆盖结构215。氮化合金覆盖结构215覆盖合金层222的表面以保护合金层222免于受由后续制程引起的损坏，诸如，来自随后形成的接触栓塞200的金属扩散。相邻鳍状结构52上的氮化合金覆盖结构215各自包含上倾侧壁SW1及垂直侧壁SW2，垂直侧壁SW2自上倾斜侧壁SW1的底部沿不平行于上倾侧壁SW1的方向向下延伸。此是归因于氮化合金覆盖结构215环绕沿不同晶面延伸(亦即，具有不同晶体定向)的磊晶层134的刻面的事实。
过渡金属层225保留在由合金层222及隔离绝缘层58形成的孔隙224的底部。过渡金属层225的体积足够小，以便不影响n通道鳍式场效应晶体管的电性质。另外，间隔件残留物110存在，其为侧壁间隔件24的未在图11的操作中被蚀刻的剩余部分。
图17A中所展示的p通道鳍式场效应晶体管具有与n通道鳍式场效应晶体管相同或类似的结构，且可省略对共用配置的解释。第一p型磊晶层136形成于鳍状结构54上，且第二p型磊晶层138形成于第一p型磊晶层136上。第一及第二p型磊晶层为具有彼此不同且不同于鳍状结构的晶格常数的结晶半导体层，诸如，Si、SiC、SiCP、SiP、Ge及SiGe。当使用SiGe时，第二p型磊晶层138的Ge浓度高于第一p型磊晶层136的Ge浓度。在一些实施方式中，将III-V族半导体层用于第一及第二p型磊晶层中的至少一者。第一p型磊晶层136及第二p型磊晶层138的组合对应于图16中所展示的源极/漏极磊晶层62。在其他实施方式中，仅形成第一p型磊晶层136及第二p型磊晶层138中的一者，且在某些实施方式中，形成三个或三个以上p型磊晶层。
另外，对应于图16中所展示的合金层81的合金层220(例如，硅化物层)形成于各别第二p型磊晶层138上。通过第二p型磊晶层138的材料与形成于其上的过渡金属层之间的反应形成合金层220。如图17A中所展示，邻近两个鳍状结构54中的一者的第二p型磊晶层138不触碰邻近两个鳍状结构54中的另一者的第二p型磊晶层138。形成于各别第二p型磊晶层138上的合金层220未合并且因此分离。
在一些实施方式中，通过如先前关于氮化合金覆盖结构215的形成所论述的氮化操作，合金层222的表面层可转化成氮化合金覆盖结构216。氮化合金覆盖结构216覆盖合金层222的表面以保护合金层222免于受由后续制程引起的损坏，诸如，来自接触栓塞201的金属扩散。相邻鳍状结构54上的氮化合金覆盖结构216各自包含上倾侧壁SW3及垂直侧壁SW4，垂直侧壁SW4自上倾斜侧壁SW3的底部沿不平行于上倾侧壁SW3的方向向下延伸。此是归因于氮化合金覆盖结构216环绕沿不同晶面延伸的磊晶层138的刻面的事实。
过渡金属层225保留在由合金层220及隔离绝缘层58形成的孔隙226的底部。过渡金属层225的体积足够小，以便不影响p通道鳍式场效应晶体管的电性质。另外，间隔件残留物110存在，其为侧壁间隔件24的未在图11的操作中被蚀刻的剩余部分。
接触蚀刻终止层150经形成作为毯覆层以覆盖整个n通道鳍式场效应晶体管及p通道鳍式场效应晶体管，且第二层间介电质层160经形成以覆盖整个接触蚀刻终止层150。接着在第二层间介电质层160中蚀刻接触开口O1及O2且其穿过接触蚀刻终止层150以分别暴露氮化合金覆盖结构215及216。在图18A及图18B中说明所得结构。接触开口O1包含锥形开口O11及自锥形开口O11的底部向下延伸的缝隙O12。缝隙O12由氮化合金覆盖结构215的垂直侧壁SW2限定，且锥形开口O11由氮化合金覆盖结构215的上倾侧壁SW1及第二层间介电质层160的上倾侧壁SW5限定，第二层间介电质层160的上倾侧壁SW5具有与氮化合金覆盖结构215的上倾侧壁SW1不同的坡度。类似地，接触开口O2包含锥形开口O21及自锥形开口O21的底部向下延伸的缝隙O22。缝隙O22由氮化合金覆盖结构216的垂直侧壁SW4限定，且锥形开口O21由氮化合金覆盖结构216的上倾侧壁SW3及第二层间介电质层160的上倾侧壁SW6限定，第二层间介电质层160的上倾侧壁SW6具有与上倾侧壁SW3不同的坡度。在一些实施方式中，缝隙O21或O22的宽度在自约3nm至约15nm的范围中。控制缝隙O21或O22的宽度以使用毛细管冷凝机制促进随后的自底向上的沉积，此将在下文得到进一步论述。若缝隙O21或O22的宽度大于约15nm或小于约3nm，则其可能不利地影响随后的自底向上的沉积制程。
接触栓塞200及201接着形成于各别接触开口O1及O2中，如图19A及图19B中所说明。使用自底向上的方法来沉积接触栓塞200及201，使得可大体上以接触栓塞200及201填充窄缝隙O12及O22(如图18A中所展示)。在某些实施方式中，自底向上的沉积为涉及毛细管冷凝机制的化学气相沉积的沉积制程，且因此在后文中等效地称作毛细管冷凝化学气相沉积的制程。
毛细管冷凝化学气相沉积制程选择性地将金属沉积在基材上的最窄的受限空间中，诸如，接触开口O1及O2的缝隙O12及O22。毛细管冷凝化学气相沉积制程的前驱物最初是在低于其饱和压力的分压(例如，自0.01mT至约0.1mT)下以气相提供。若前驱物的分压大于约0.1mT或小于约0.01mT，则毛细管冷凝机制可能不令人满意。归因于毛细管冷凝机制，即使前驱物蒸汽的分压低于其饱和压力，前驱物蒸汽亦在最窄缝隙(亦即，缝隙O12及O22)中冷凝为液体。此归因于毛细管的受限空间(亦即，缝隙O12及O22)内的气相分子之间的范德华相互作用的数目增加。此倾向用以选择性地填充未合并的合金层与前驱物液体之间的窄缝隙O12及O22。在前驱物液体选择性地被限制在最窄缝隙的情况下，前驱物液体被转化成固相已沉积金属。可以物理方式达成此转化(例如，通过固化)，或以化学方式通过使前驱物液体与另一材料反应以产生固体材料或通过分解前驱物达成。
使用毛细管冷凝化学气相沉积的金属沉积自最窄受限空间开始，此又导致“自底向上”填充现象而非“共形”沉积现象，因此以接触栓塞200及201大体上填充缝隙O12及O22。以此方式，氮化合金覆盖结构的垂直侧壁之间的窄缝隙可由金属填充，而不是由硅化物、锗化物或金属氮化物填充，此又将达成减小接触电阻，因为金属具有比硅化物、锗化物或金属氮化物低的电阻。在一些实施方式中，执行毛细管冷凝化学气相沉积制程直至接触开口O1及O2被充满金属为止，如图19A及图19B中所说明。
在一些实施方式中，毛细管冷凝化学气相沉积的前驱物可为(例如)金属羰基、金属卤化物、其类似者或其组合，且载气可包含(例如)氩气、氢气、其类似者或其组合。在一些实施方式中，在毛细管冷凝化学气相沉积制程期间采用额外抑制气体。抑制气体可改良“自底向上”填充现象，因为其抑制了介电质上的金属成核(例如，在层间介电质层160中的锥形开口O11及O21的侧壁上)。在前驱物包含金属羰基的一些实施方式中，抑制气体包含(例如)一氧化碳(CO)。在前驱物包含金属卤化物的一些实施方式中，抑制气体包含(例如)卤化氢。
在一些实施方式中，相比于诸如铜的的非贵金属，贵金属(例如，钌)是接触栓塞200及201的有希望的候选者。此至少归因于贵金属表现出比非贵金属(例如，铜)低的金属扩散。因此，若接触栓塞200及201包含贵金属(例如，钌)，则可省略在接触栓塞200及201的形成之前沉积扩散阻障层。扩散阻障层的省略将有助于改良用于将接触栓塞200及201沉积至窄缝隙O12及O22中的制程视窗。
在沉积的初始阶段，贵金属(例如，钌)可与已暴露区域中的硅及/或锗(例如，在含硅及/或含锗氮化合金覆盖结构215及216中以及在含硅层间介电质层160中的接触开口O1及O2的侧壁中的硅及/或锗)反应，借以形成含有贵金属元素及IV族元素(例如，硅及/或锗)的介面层241及242。在沉积的随后阶段，贵金属不与硅及/或锗反应，此又导致在各别介面层241及242上形成无硅及/或无锗的贵金属结构251及252。以此方式，介面层241改良了无硅及/或无锗的贵金属结构251与氮化合金覆盖结构215及层间介电质层160的黏合。类似地，介面层242改良了无硅及/或无锗的钌结构252与氮化合金覆盖结构215及层间介电质层160的黏合。
在一些实施方式中，在毛细管冷凝化学气相沉积制程之前执行预清洁制程。预清洁包含使用氢气(H2)、氩气、氦气、氮气(N2)、其类似者或其组合的离子轰击。作为轰击的结果，由接触开口O1及O2暴露的介电材料(诸如，氧化硅和/或氮化硅)的键可能断裂或松散，此将促进通过使贵金属与由介电材料中的断裂键引起的硅反应而形成介面层241及242。
在贵金属为钌的一些实施方式中，前驱物可为(例如)羰基钌、三羰基钌、卤化钌、其类似者或其组合，且载气可包含(例如)氩气、氢气、其类似者或其组合。
在前驱物为三羰基钌的一些实施方式中，接触栓塞200及201的形成可为包含沉积循环及清洁循环的一或多次重复的循环制程。举例而言，其可执行沉积循环继之以清洁循环，且重复沉积及清洁循环。在一些实施方式中，沉积循环涉及如先前所论述的毛细管冷凝化学气相沉积制程。在沉积循环中，三羰基钌前驱物最初是在低于其饱和压力的分压(例如，自0.01mT至约0.1mT)下以气相提供。若三羰基钌的分压大于约0.1mT或小于约0.01mT，则毛细管冷凝机制可能不令人满意。清洁循环涉及通过使用包含氢气(H2)、氩气、氦气、氮气(N2)、其类似者或其组合的气体执行的离子轰击来处理接触开口O1及O2。如先前所论述，离子轰击有利于在接触开口O1及O2的侧壁上形成介面层241及242。在一些实施方式中，沉积循环及/或清洁循环是在自约160℃至约250℃的范围中的温度下执行。若沉积循环及/或清洁循环的温度在自约160℃至约250℃的范围之外，则自底向上的填充现象可能降级，因此导致所得导电插座200及201中的孔隙。
在前驱物为羰基钌的一些实施方式中，接触栓塞200及201的形成可为涉及如上所述的毛细管冷凝机制的单步化学气相沉积制程。化学气相沉积制程是在自约130℃至约250℃的范围中的温度下执行。若热化学气相沉积制程的温度在自约130℃至约250℃的范围之外，则自底向上的填充现象可能降级，因此导致所得导电插座200及201中产生孔隙。羰基钌最初是在低于其饱和压力的分压(例如，自0.01mT至约0.1mT)下以气相提供。若羰基钌的分压大于约0.1mT或小于约0.01mT，则毛细管冷凝机制可能不令人满意。
如上所述的含钌前驱物不仅适合于实施毛细管冷凝机制，而且若沉积制程在低于约250℃的温度下执行，则金属与氧化物之间亦具有固有的沉积选择性，如下所述。
图27说明使用化学气相沉积制程在各种材料上沉积钌的实验结果，所述化学气相沉积制程是在范围为自约195℃至约205℃的温度下执行，其中三羰基钌作为前驱物。图27为展示作为时间的函数的钌层厚度的图表，其中使用X射线萤光(X-ray fluorescence,XRF)来量测钌层的厚度并表示为X射线萤光强度。在条件#1下，执行化学气相沉积制程以将钌沉积在铂上。在条件#2下，执行化学气相沉积制程以将钌沉积在氧化硅上。当在范围为自约195℃至约205℃的温度下执行使用三羰基钌作为前驱物的化学气相沉积制程时，沉积在铂上的钌层的厚度大于沉积在氧化硅上的钌层的厚度(比较条件#1与条件#2)，此意谓若沉积温度在自约195℃至约205℃的范围中的温度下，则三羰基钌在金属与氧化物之间具有沉积选择性。
图28说明使用化学气相沉积制程在各种材料上沉积钌的实验结果，所述化学气相沉积制程是在范围为自约250℃至约260℃的温度下执行，其中三羰基钌作为前驱物。图28为展示作为时间的函数的钌层厚度的图表，其中使用扫描电子显微镜(scanning electronmicroscope,SEM)来量测钌层的厚度。在条件#3下，执行化学气相沉积制程以将钌沉积在氧化硅上。在条件#4下，执行化学气相沉积制程以将钌沉积在钌上。在条件#5下，执行化学气相沉积制程以将钌沉积在铂上。当在范围为自约250℃至约260℃的温度下执行使用三羰基钌作为前驱物的化学气相沉积制程时，沉积在氧化硅上的钌层的厚度与沉积在铂及钌上的钌层的厚度大体上相同或略微大于沉积在铂及钌上的钌层的厚度(比较条件#3与条件#4及#5)，此意谓若沉积温度等于或大于约250℃，则三羰基钌在金属与氧化物之间具有不令人满意的选择性。由于来自图27及图28的实验结果，形成接触栓塞200及201的沉积温度可不高于约250℃，使得可选择性地将接触栓塞200及201沉积在各别合金覆盖结构215及216上，此又将导致改良的自底向上的沉积。
参考图19A及图19B，在沉积了接触栓塞200及201之后，执行可选的退火制程以减少贵金属结果251及252之间的接缝261及262，且执行可选的CMP制程以移除接触开口O1及O2外部的贵金属结构251、252以及介面层241、242的过量材料。在图20A及图20B中展示所得结构。在一些实施方式中，退火制程是在约350℃至约500℃的温度下执行历时约2分钟至45分钟的持续时间。若温度大于500℃及/或持续时间大于45分钟，则可能导致对金属栅极的功函数(例如，功函数调整层73及金属栅电极层74的功函数)的不利影响。若温度低于350℃及/或持续时间大于2分钟，则在退火制程之后，接缝261及262可能保留在贵金属结构251及252中。
如图20A中所说明，接触栓塞200与氮化合金覆盖结构215的上倾侧壁SW1及垂直侧壁SW2接触。在一些实施方式中，接触栓塞200包含朝向基材50逐渐变细的锥形部分2001以及自锥形部分2001的底部向下延伸的延伸部分2002。锥形部分2001及延伸部分2002分别与氮化合金覆盖结构215的上倾侧壁SW1及垂直侧壁SW2接触。分别以锥形部分2001及延伸部分2002填充锥形开口O11及缝隙O12。因此，锥形部分2001及延伸部分2002分别具有与锥形开口O11及缝隙O12相同的轮廓。具体而言，锥形部分2001的宽度变化大于延伸部分2002的宽度变化。举例而言，随着与基材50的距离减小，锥形部分2001的宽度减小，且随着与基材50的距离减小，延伸部分2002的宽度保持大体恒定。
类似地，接触栓塞201与氮化合金覆盖结构216的上倾侧壁SW3及垂直侧壁SW4接触。在一些实施方式中，接触栓塞201包含朝向基材50逐渐变细的锥形部分2012以及自锥形部分2011的底部向下延伸的延伸部分2011。锥形部分2011及延伸部分2012分别与氮化合金覆盖结构216的上倾侧壁SW3及垂直侧壁SW4接触。分别以锥形部分2011及延伸部分2012填充锥形开口O21及缝隙O22。因此，锥形部分2011及延伸部分2012分别具有与锥形开口O21及缝隙O22相同的轮廓。
图21A至图23B为根据本揭露的一些实施方式的在形成接触栓塞的各种阶段的例示性横截面图。在图21A至图23B中，“A”图(例如，图21A)说明沿着对应于图16中所说明的线段A-A的X方向的横截面图，且“B”图(例如，图21B)说明沿着对应于图16中所说明的线段B-B的Y方向的横截面图。图21A至图23B展示大体上与图17A至图20B相同的结构，不同之处在于接触栓塞。如图21A及21B中所说明，贵金属结构251及252分别沉积在接触开口O1及O2的下部部分中，且接触开口O1及O2的上部部分无贵金属结构251及252且保持未填充。
其后，分别在接触开口O1及O2的上部部分中以及在贵金属结构251及252上形成种晶层271及272，继之以在各别种晶层271及272上沉积诸如金属结构281及282的导电结构，以形成接触栓塞200a及201a，如图22A及图22B中所说明。在一些实施方式中，种晶层271及272为共形地沉积在基材50上的毯覆种晶层的不同部分，且金属结构281及282为沉积在毯覆种晶层上的金属层的不同部分。其后，可执行可选的退火制程以减少贵金属结构251及252中的接缝261及262，并执行CMP以移除在接触开口O1、O2外部的金属结构281、282及种晶层271、272的过量材料。在图23A及图23B中展示所得结构。
如图23中所说明，种晶层271及272共形地沉积在锥形开口O11及O21的上部部分中，且因此具有大体上U形的轮廓。以各别金属结构281及282填充锥形开口O11及O21的剩余上部部分。因此，金属结构281及282具有对应于锥形开口O11及O21的锥形轮廓，并且可以等效地称作接触栓塞200a及201a的锥形部分。
选择种晶层271、272及金属结构281、282的材料以使得金属结构281及282以比毛细管冷凝化学气相沉积的沉积速率快的沉积速率沉积，用于沉积贵金属结构251及252。以此方式，可以缩短的持续时间形成接触栓塞200a及201a。在一些实施方式中，种晶层271及272由TiN、TaN、其类似者或其组合制成，且金属结构281及282由与贵金属结构251及252不同的(例如)Co、W、Ti、Ta、Cu、Rh、Ir、Al及/或Ni制成。种晶层271及272的此等材料不仅导致沉积金属结构281及282的改良的沉积速率，而且亦充当扩散阻障层以抑制金属结构281及282的金属向外扩散至第二层间介电质层160中。因此，在一些实施方式中，种晶层217及272可等效地称作扩散阻障层。
如图23中所展示，扩散阻障层271在接触开口O1中延伸并在到达合金覆盖结构215之前终止，且扩散阻障层272在接触开口O2中延伸并在到达合金覆盖结构216之前终止。换言之，贵金属结构251之上的扩散阻障层271与合金覆盖结构215分离，且贵金属结构252之上的扩散阻障层层272与合金覆盖结构216分离。因此，扩散阻障层271不延伸至由氮化合金覆盖结构215的垂直侧壁SW2限定的窄缝隙中，且扩散阻障层272不延伸至由氮化合金覆盖结构216的垂直侧壁SW4限定的窄缝隙中。
图24A及图24B为根据本揭露的一些实施方式的半导体元件的例示性横截面图。图24A说明沿着对应于图16中所说明的线段A-A的X方向的横截面图，且图24B说明沿着对应于图16中所说明的线段B-B的Y方向的横截面图。图24A至图24B展示大体上与图20A至图20B相同的结构，不同之处在于存在落于单个合金覆盖结构215上的接触栓塞203。在一些实施方式中，接触栓塞203包含介面层243及在介面层243上的贵金属结构253，其分别大体上与介面层241及贵金属结构251相同，如先前所述。此外，孔隙263形成于接触栓塞203与第二层间介电质层160之间。此归因于毛细管冷凝化学气相沉积制程在第二层间介电质层160的氧化物上表现出比在合金覆盖结构215的金属上低的成核。
图25及图26为根据本揭露的一些实施方式的在形成接触栓塞的各种阶段的示意性横截面图。图25展示大体上与图15相同的结构，不同之处在于介面层244及245形成于各别合金覆盖结构215及216上且贵金属结构254及255形成于各别介面层244及245上。
如图25中所说明，介面层244分别环绕相邻鳍状结构52上的单独合金覆盖结构215，且贵金属结构254环绕介面层244。介面层244及贵金属结构254大体上与使用毛细管冷凝化学气相沉积形成的介面层241及贵金属结构251相同，如先前所述。类似地，介面层245分别环绕相邻鳍状结构54上的单独合金覆盖结构216，且贵金属结构255环绕介面层245。介面层245及贵金属结构255大体上与使用毛细管冷凝化学气相沉积形成的介面层242及贵金属结构252相同，如先前所述。
其后，在贵金属结构254及255上形成第二层间介电质层160，如图26中所说明。在一些实施方式中，贵金属结构254及贵金属结构254中的介面层244可组合充当用于相邻半导体鳍52的接触栓塞200b，且在其他实施方式中，在层间介电质层160中以及在贵金属结构254上形成额外金属结构以完成用于半导体鳍52的接触栓塞200b的形成。类似地，在一些实施方式中，贵金属结构255及贵金属结构255中的介面层245可组合充当用于相邻半导体鳍54的接触栓塞201b，且在其他实施方式中，在层间介电质层160中以及在贵金属结构255上形成额外金属结构以完成接触栓塞201b的形成。
基于以上论述，可见本揭露提供了优势。然而，应理解，其他实施方式可提供额外优势，且本文中不一定揭示所有优势，且无特定优势对所有实施方式而言为必需。一个优势在于，通过在相邻半导体鳍上的合金层(例如，硅化物层)之间的窄缝隙中形成金属来达成减小源极/漏极接触电阻并因此改良了元件效能。另一优势在于，可通过使用毛细管冷凝化学气相沉积制程实现自底向上的沉积以填充合金层之间的窄缝隙。另一优势在于，通过在毛细管冷凝化学气相沉积期间使用抑制气体来抑制介电材料上的金属成核，可达成增强的自底向上的沉积并因此达成减小接缝体积。另一优势在于，可通过氮化的硅化物覆盖结构来抑制接触栓塞的金属的向外扩散。另一优势在于，通过使用贵金属形成接触栓塞，可达成减少金属扩散并因此达成扩散阻障层金属的省去。
在一些实施方式中，一种半导体元件包含第一半导体鳍片、第一磊晶层、第一合金层以及接触栓塞。第一半导体鳍片位于基材上。第一磊晶层位于第一半导体鳍片上。第一合金层位于第一磊晶层上方。第一合金层的材质包含一或多个IV族元素以及一或多个金属元素，且第一合金层包含第一侧壁及第二侧壁，第二侧壁自第一侧壁的底部沿着不平行于第一侧壁的方向向下延伸。接触栓塞接触于第一合金层的第一侧壁以及第二侧壁。
于一些实施方式中，接触栓塞包含第一锥形部分及延伸部分。第一锥形部分朝向基材逐渐变细。延伸部分自第一锥形部分的底部向下延伸。第一锥形部分的宽度变化，是大于延伸部分的宽度变化。
于一些实施方式中，接触栓塞的第一锥形部分接触于第一合金覆盖结构的第一侧壁。
于一些实施方式中，延伸部分接触于第一合金覆盖结构的第二侧壁。
于一些实施方式中，接触栓塞进一步包含第二锥形部分。第二锥形部分位于第一锥形部分上方。第一锥形部分的材料与第二锥形部分的材料包含是由不同的金属材料所制成的。
于一些实施方式中，接触栓塞进一步包含扩散阻障层。扩散阻障层位于第一锥形部分与第二锥形部分之间。
于一些实施方式中，扩散阻障层分离于第一合金覆盖结构。
于一些实施方式中，半导体元件进一步包含一层间介电质层。层间介电质层围绕第一合金覆盖结构。层间介电质层与接触栓塞之间定义孔隙。
于一些实施方式中，接触栓塞环绕第一合金覆盖结构。
于一些实施方式中，半导体元件进一步包含第二半导体鳍片、第二磊晶层以及第二合金覆盖结构。第二半导体鳍片位于基材上。第二磊晶层位于第二半导体鳍片上。第二合金覆盖结构位于第二磊晶层上方。第二合金覆盖结构的材质包含一或多个IV族元素以及一或多个金属元素。第二合金覆盖结构分离于第一合金覆盖结构，且接触于接触栓塞
于一些实施方式中，第二合金覆盖结构包含第三侧壁以及第四侧壁。第四侧壁自第三侧壁的底部沿着不平行于第三侧壁的方向向下延伸。接触栓塞接触于第二合金覆盖结构的第三侧壁以及第四侧壁。
于一些实施方式中，接触栓塞环绕第一合金覆盖结构以及第二合金覆盖结构。
在一些实施方式中，一种半导体元件包含第一半导体鳍、第一磊晶层、第一合金覆盖结构以及接触栓塞。第一半导体鳍位于基材上。第一磊晶层位于第一半导体鳍上。第一合金覆盖结构位于第一磊晶层上方。第一合金覆盖结构的材质包含一或多个IV族元素以及一或多个金属元素制成。接触栓塞包含介面层以及贵金属结构。介面层接触于第一合金覆盖结构，且贵金属结构接触于介面层。介面层包含一或多个IV族元素，且包含贵金属结构所包含的一贵金属元素。
于一些实施方式中，半导体元件进一步包含层间介电质层。层间介电质层围绕接触栓塞。介面层进一步接触于层间介电质层。
于一些实施方式中，接触栓塞进一步包含导电结构。导电结构位于贵金属结构上方。导电结构的材质不包含贵金属结构所包含的贵金属元素。
于一些实施方式中，接触栓塞进一步包含扩散阻障层。扩散阻障层位于贵金属结构与导电层之间。
于一些实施方式中，半导体元件进一步包含第二半导体鳍片、第二磊晶层、第二合金覆盖结构以及接触蚀刻终止层。第二半导体鳍片位于基材上。第二磊晶层位于第二半导体鳍片上。第二合金覆盖结构位于第二磊晶层上方。第二合金覆盖结构的材质包含一或多个IV族元素以及一或多个金属元素。接触栓塞包含介面层以及贵金属结构。介面层接触于第一合金覆盖结构。贵金属结构接触于介面层。介面层包含一或多个IV族元素，且包含贵金属结构所包含的贵金属元素。
在一些实施方式中，一种用于形成半导体元件的方法包含：在半导体鳍上形成磊晶层；通过此磊晶层与金属反应而在磊晶层上形成合金层；以及使用沉积制程在合金层上形成第一金属结构。沉积制程包含以气相提供前驱物，且包含保持前驱物的分压低于前驱物的饱和压力以使得前驱物在合金层上冷凝为液体。
于一些实施方式中，半导体元件的方法进一步包含：在提供前驱物之前氮化合金层的表面层。
于一些实施方式中，半导体元件的方法进一步包含：在形成第一金属结构之前形成具有暴露合金层的接触开口的一层间介电质层，其中形成第一金属结构的步骤，是使得接触开口的底部部分被沉积，而使得接触开口的顶部部分未被填充；在接触开口的顶部部分中形成种晶层；以及通过比形成第一金属结构的沉积速率快的沉积速率将第二金属结构沉积在种晶层上。
前文概述了若干实施方式的特征，使得熟悉此项技术者可较佳理解本揭露的态样。熟悉此项技术者应了解，其可容易地使用本揭露作为设计或修改用于实现相同目的及/或达成本文中所介绍的实施方式的相同优势的其他制程及结构的基础。熟悉此项技术者亦应认识到，此等等效构造不脱离本揭露的精神及范畴，且其可在不脱离本揭露的精神及范畴的情况下于本文中进行各种改变、代替及替换。