薄膜晶体管、像素驱动电路和显示面板
阅读说明：本技术 薄膜晶体管、像素驱动电路和显示面板 (Thin film transistor, pixel driving circuit and display panel ) 是由 袁宾 冯兵明 周琦 顾维杰 马应海 于 2019-11-11 设计创作，主要内容包括：本发明公开了一种薄膜晶体管、像素驱动电路和显示面板,薄膜晶体管包括衬底；位于衬底上的栅极层、有源层以及位于栅极层和有源层之间的栅极绝缘层；栅极绝缘层包括高介电膜层,栅极绝缘层还包括位于高介电膜层与栅极层之间的第一钝化层和/或位于高介电膜层与有源层之间的第二钝化层。通过本发明的技术方案,有利于增加薄膜晶体管的面积电容以及载流子迁移率,减小薄膜晶体管的尺寸以及栅极绝缘层的厚度,同时有利于减小薄膜晶体管的漏电流,提高薄膜晶体管的偏压稳定性,降低薄膜晶体管的磁滞效应。(The invention discloses a thin film transistor, a pixel driving circuit and a display panel, wherein the thin film transistor comprises a substrate; a gate electrode layer, an active layer, and a gate insulating layer between the gate electrode layer and the active layer on the substrate; the gate insulating layer comprises a high dielectric film layer, and further comprises a first passivation layer located between the high dielectric film layer and the gate electrode layer and/or a second passivation layer located between the high dielectric film layer and the active layer. The technical scheme of the invention is beneficial to increasing the area capacitance and the carrier mobility of the thin film transistor, reducing the size of the thin film transistor and the thickness of the grid insulating layer, simultaneously being beneficial to reducing the leakage current of the thin film transistor, improving the bias stability of the thin film transistor and reducing the hysteresis effect of the thin film transistor.)
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种薄膜晶体管、像素驱动电路和显示面板。
背景技术
有机发光显示器(OLED)由于具有自主发光、快速响应、轻薄、低功耗并可实现柔性显示等诸多优点而备受关注，目前OLED技术已逐步应用于各种电子产品中，其中有源矩阵有机发光显示屏(AMOLED)凭借高画质、移动图像响应时间短、低功耗、宽视角及超轻超薄等优点而成为OLED发展的主要趋势。
有机发光显示器中对应不同的像素设置有像素驱动电路，像素驱动电路包含有多个薄膜晶体管，薄膜晶体管的栅绝缘层中存在许多缺陷，导致栅绝缘层漏电流过大，进而导致薄膜晶体管的关态电流增加，显示面板存在显示色差，造成显示异常。
发明内容
有鉴于此，本发明提供一种薄膜晶体管、像素驱动电路和显示面板，有利于增加薄膜晶体管的面积电容以及载流子迁移率，减小薄膜晶体管的尺寸以及栅极绝缘层的厚度，同时有利于减小薄膜晶体管的漏电流，提高薄膜晶体管的偏压稳定性，降低薄膜晶体管的磁滞效应。
第一方面，本发明实施例提供了一种薄膜晶体管，包括：衬底；位于所述衬底上的栅极层、有源层以及位于所述栅极层和所述有源层之间的栅极绝缘层；所述栅极绝缘层包括高介电膜层，所述栅极绝缘层还包括位于所述高介电膜层与所述栅极层之间的第一钝化层和/或位于所述高介电膜层与所述有源层之间的第二钝化层。
进一步地，所述栅极层位于所述衬底远离所述有源层的一侧或者所述有源层位于所述栅极层远离所述衬底的一侧。
进一步地，所述栅极绝缘层还包括位于所述高介电膜层与所述栅极层之间的第一钝化层，所述第一钝化层的厚度大于等于100埃，小于等于150埃。
进一步地，所述栅极绝缘层还包括位于所述高介电膜层与所述有源层之间的第二钝化层，所述第二钝化层的厚度大于等于100埃，小于等于150埃。
进一步地，所述高介电膜层的厚度大于等于1000埃，小于等于1200埃。
进一步地，构成所述高介电膜层的材料包括成氧化铪、氧化锆、氧化钽、氧化铝中的至少一种。
进一步地，采用原子沉积工艺形成所述高介电膜层。
第二方面，本发明实施例还提供了一种像素驱动电路，包括：驱动模块，所述驱动模块用于向有机发光元件提供驱动电流，所述有机发光元件响应所述驱动电流发光；数据写入模块，所述数据写入模块用于在数据写入阶段将数据信号写入所述驱动模块的控制端；存储模块，所述存储模块用于维持所述驱动模块的控制端的电压；所述驱动模块包括如第一方面所述的薄膜晶体管。
进一步地，所述像素驱动电路还包括：
设定模块，所述设定模块与所述驱动模块的控制端电连接，所述设定模块包括所述薄膜晶体管。
第三方面，本发明实施例还提供了一种显示面板，包括：多条沿第一方向延伸的扫描线和多条沿第二方向延伸的数据线；其中，所述第一方向与所述第二方向相交；所述扫描线和所述数据线交叉形成的空间内形成有多个像素单元，每个所述像素单元包括如第二方面所述的像素驱动电路以及与对应的所述像素驱动电路电连接的有机发光元件。
本发明实施例提供了一种薄膜晶体管、像素驱动电路和显示面板，薄膜晶体管包括衬底、位于衬底上的栅极层、有源层以及位于栅极层和有源层之间的栅极绝缘层，栅极绝缘层包括高介电膜层，栅极绝缘层还包括位于高介电膜层与栅极层之间的第一钝化层和/或位于高介电膜层与有源层之间的第二钝化层，有利于增加薄膜晶体管的面积电容以及载流子迁移率，减小薄膜晶体管的尺寸以及栅极绝缘层的厚度，同时有利于减小薄膜晶体管的漏电流，提高薄膜晶体管的偏压稳定性，降低薄膜晶体管的磁滞效应。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本发明实施例提供的一种薄膜晶体管的剖面结构示意图；
图2为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图；
图3为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图；
图4为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图；
图5为本发明实施例提供的一种像素驱动电路结构示意图；
图6为图5所示像素驱动电路的驱动时序图；
图7为本发明实施例提供的一种显示面板的俯视结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中，相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
正如背景技术，有机发光显示器中对应不同的像素设置有像素驱动电路，像素驱动电路包含有多个薄膜晶体管，薄膜晶体管的栅绝缘层中存在许多缺陷，这些缺陷一部分以自由电荷的形式存在，在外加电场的作用下，这些自由电荷会重新分布并形成一定的电流，另外这些缺陷也会造成金属层与栅绝缘层接触的势垒降低，在热能的作用下，载流子可以通过势垒，导致栅绝缘层漏电流过大，进而导致薄膜晶体管的关态电流增加，显示面板存在显示色差，造成显示异常。
有鉴于此，本发明实施例设置薄膜晶体管包括衬底、位于衬底上的栅极层、有源层以及位于栅极层和有源层之间的栅极绝缘层，栅极绝缘层包括高介电膜层，利用高介电膜层提高了薄膜晶体管的介电性能，在栅极绝缘层厚度一定的情况下，有利于增加薄膜晶体管的面积电容，减小薄膜晶体管的尺寸，提高薄膜晶体管的载流子迁移率，在薄膜晶体管的面积电容一定的情况下，有利于减薄栅极绝缘层的厚度，进而有利于显示面板的薄化。另外，栅极绝缘层还包括位于高介电膜层与栅极层之间的第一钝化层和/或位于高介电膜层与有源层之间的第二钝化层，利用第一钝化层可以对高介电膜层面向栅极层的表面进行钝化，增加栅极绝缘层与栅极层之间的势垒，进而减小薄膜晶体管的漏电流，利用第二钝化层对高介电膜层面向有源层的表面进行钝化，减少栅极绝缘层与有源层界面之间的缺陷态，提高薄膜晶体管的偏压稳定性，降低薄膜晶体管的磁滞效应。
图1为本发明实施例提供的一种薄膜晶体管的剖面结构示意图。如图1所示，薄膜晶体管包括衬底1、位于衬底1上的栅极层2、有源层3以及位于栅极层2和有源层3之间的栅极绝缘层4，栅极绝缘层4包括高介电膜层5，栅极绝缘层4还包括位于高介电膜层5与栅极层2之间的第一钝化层6。
构成薄膜晶体管的栅极绝缘层的材料一般为SiO2，SiO2材料一般采用化学气相沉积(CVD)制作工艺成膜，但是CVD工艺在成膜的过程中容易形成非化学计量比，导致SiO2材料构成的栅极绝缘层中的缺陷增加，这些缺陷中的一部分缺陷会以自由电荷的形式存在，在外加电场的作用下，这些自由电荷会重新分布形成一定的电流，且这些缺陷使得薄膜晶体管中的金属层与栅极绝缘层的接触势垒降低，在热能的作用下，载流子可以通过势垒，进而导致薄膜晶体管存在较大的漏电流。
如图1所示，本发明实施例设置薄膜晶体管的栅极绝缘层4包括高介电膜层5，示例性地，构成高介电膜层5的材料例如可以包括但不限于氧化铪、氧化锆、氧化钽、氧化铝中的至少一种，利用高介电膜层5提高了薄膜晶体管的介电性能，在栅极绝缘层4的厚度一定的情况下，有利于增加薄膜晶体管的面积电容，提高薄膜晶体管的载流子迁移率，优化薄膜晶体管的性能，且薄膜晶体管面积电容的增加有利于薄膜晶体管尺寸减小，进而有利于显示面板开口率的提高。另外，在薄膜晶体管的面积电容一定的情况下，具有高介电性能的高介电膜层5有利于减薄栅极绝缘层4的厚度，进而有利于显示面板的薄化。
另外，若仅使用单层高介电膜层5构成栅极绝缘层4，高介电常数的高介电膜层5的材料体相对缺陷比较高，容易结晶，高介电膜层5与栅极层2直接接触会降低栅极绝缘层4与栅极层2之间的接触势垒，导致薄膜晶体管存在较大的漏电流。
如图1所示，本发明实施例设置栅极绝缘层4包括位于高介电膜层5与栅极层2之间的第一钝化层6，示例性地，构成第一钝化层6的材料例如可以包括但不限于SiO2，这样，在利用高介电膜层5增加了薄膜晶体管的面积电容，提高了薄膜晶体管的载流子迁移率，减小了薄膜晶体管尺寸，减薄了栅极绝缘层4的厚度的同时，利用第一钝化层6对高介电膜层5面向栅极层2的表面进行钝化，增加了栅极绝缘层4与栅极层2之间的势垒，进而减小了薄膜晶体管的漏电流。
图2为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图，与图1所示结构的薄膜晶体管不同的是，图2所示结构的薄膜晶体管示例性地设置栅极绝缘层4仅包括位于高介电膜层5与有源层3之间的第二钝化层7。
同样地，若仅使用单层高介电膜层5构成栅极绝缘层4，高介电常数的高介电膜层5的材料体相对缺陷比较高，容易结晶，高介电膜层5与有源层3直接接触会增加栅极绝缘层4与有源层3界面之间的缺陷态，在栅极绝缘层4与有源层3界面之间产生电荷陷阱，在薄膜晶体管处于偏压状态时，这些电荷陷阱就会捕获电荷，从而造成薄膜晶体管的阈值电压发生偏移，增加薄膜晶体管的磁滞效应。
如图2所示，本发明实施例设置栅极绝缘层4包括位于高介电膜层5与有源层3之间的第二钝化层7，示例性地，构成第一钝化层6的材料例如可以包括但不限于SiO2，这样，在利用高介电膜层5增加了薄膜晶体管的面积电容，提高了薄膜晶体管的载流子迁移率，减小了薄膜晶体管尺寸，减薄了栅极绝缘层4的厚度的同时，利用第二钝化层7对高介电膜层5面向有源层3的表面进行钝化，减少栅极绝缘层4与有源层3界面之间的缺陷态，进而提高薄膜晶体管的偏压稳定性，降低薄膜晶体管的磁滞效应。
图3为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图，与图1和图2所示结构的薄膜晶体管不同的是，图3所示结构的薄膜晶体管中的栅极绝缘层4既包括位于高介电膜层5与栅极层2之间的第一钝化层6，又包括位于高介电膜层5与有源层3之间的第二钝化层7，参照上述描述，图3所示结构的薄膜晶体管，在利用高介电膜层5增加了薄膜晶体管的面积电容，提高了薄膜晶体管的载流子迁移率，减小了薄膜晶体管尺寸，减薄了栅极绝缘层4的厚度的同时，利用第一钝化层6对高介电膜层5面向栅极层2的表面进行钝化，增加栅极绝缘层4与栅极层2之间的势垒，进而减小薄膜晶体管的漏电流，利用第二钝化层7对高介电膜层5面向有源层3的表面进行钝化，减少栅极绝缘层4与有源层3界面之间的缺陷态，进而提高薄膜晶体管的偏压稳定性，降低薄膜晶体管的磁滞效应。
结合图1至图3，薄膜晶体管中的栅极层2位于衬底1远离有源层3的一侧，即薄膜晶体管为顶栅结构的薄膜晶体管，图4为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图，与图1至图3所示结构的薄膜晶体管不同的是，图4所示结构的薄膜晶体管中的有源层3位于栅极层2远离衬底1的一侧，即也可以设置薄膜晶体管为底栅结构的薄膜晶体管。
同样地，可以如图4所示设置底栅结构的薄膜晶体管中的栅极绝缘层4既包括位于高介电膜层5与栅极层2之间的第一钝化层6，又包括位于高介电膜层5与有源层3之间的第二钝化层7，也可以设置底栅结构的薄膜晶体管中的栅极绝缘层4仅包括位于高介电膜层5与栅极层2之间的第一钝化层6，也可以设置底栅结构的薄膜晶体管中的栅极绝缘层4仅包括位于高介电膜层5与有源层3之间的第二钝化层7，同样能够在利用高介电膜层5增加了薄膜晶体管的面积电容，提高了薄膜晶体管的载流子迁移率，减小了薄膜晶体管尺寸，减薄了栅极绝缘层4的厚度的同时，利用第一钝化层6对高介电膜层5面向栅极层2的表面进行钝化，增加栅极绝缘层4与栅极层2之间的势垒，进而减小薄膜晶体管的漏电流，利用第二钝化层7对高介电膜层5面向有源层3的表面进行钝化，减少栅极绝缘层4与有源层3界面之间的缺陷态，进而提高薄膜晶体管的偏压稳定性，降低薄膜晶体管的磁滞效应。
可选地，结合图1、图3和图4，可以设置第一钝化层6的厚度大于等于100埃，小于等于150埃。具体地，第一钝化层6的厚度过大会导致薄膜晶体管的面积电容减降低，进而导致薄膜晶体管迁移率的降低，而第一钝化层6的厚度过小又会导致第一钝化层6无法对高介电膜层5中的缺陷完全钝化以减小薄膜晶体管的漏电流，且第一钝化层6的厚度过小也会导致第一钝化层6与栅极层2的接触势垒过低，载流子极易克服势垒而导致薄膜晶体管漏电。因此，本发明实施例设置第一钝化层6的厚度大于等于100埃，小于等于150埃，在有利于提高薄膜晶体管的面积电容，进而提高薄膜晶体管的迁移率的同时，有利于降低薄膜晶体管的关态漏电流。
可选地，结合图2、图3和图4，可以设置第二钝化层7的厚度大于等于100埃，小于等于150埃。具体地，第二钝化层7的厚度过大会导致薄膜晶体管的面积电容减降低，进而导致薄膜晶体管迁移率的降低，且第二钝化层7的厚度过大有可能导致栅极绝缘层4与有源层3的界面处无法感生出一定数量的载流子，薄膜晶体管根本无法实现开启功能。而第二钝化层7的厚度过小又会导致第二钝化层7无法对高介电膜层5中的缺陷完全钝化，不利于减少栅极绝缘层4与有源层3界面之间的缺陷态，削弱第二钝化层7提高薄膜晶体管的偏压稳定性以及降低薄膜晶体管的磁滞效应的效果。因此，本发明实施例设置第二钝化层7的厚度大于等于100埃，小于等于150埃，在有利于提高薄膜晶体管的面积电容，进而提高薄膜晶体管的迁移率的同时，确保薄膜晶体管能够在栅极电压的作用下准确开启，且优化了薄膜晶体管的偏压稳定性以及降低薄膜晶体管的磁滞效应。
可选地，结合图1至图4，可以设置高介电膜层5的厚度大于等于1000埃，小于等于1200埃。具体地，高介电膜层5的厚度过大有可能导致薄膜晶体管无法正常开启，高介电膜层5的厚度过小又有可能导致薄膜晶体管被击穿，增加薄膜晶体管的漏电流。因此，本发明实施例设置高介电膜层5的厚度大于等于1000埃，小于等于1200埃，确保薄膜晶体管能够在栅极电压的作用下准确开启的同时，降低薄膜晶体管的关态漏电流。
可选的，可以采用原子沉积工艺形成高介电膜层5，原子沉积工艺由于采用化学气相沉积工艺，可以精确控制成膜厚度以及台阶的覆盖和选用，原子沉积工艺是一层一层进行成膜的生成工艺，每一周期都有自约束，利用原子沉积工艺形成高介电膜层5，有利于优化高介电膜层5的成膜过程，进而优化薄膜晶体管的性能，包括但不限于氧化铪、氧化锆、氧化钽、氧化铝中的至少一种的高介电膜层5都可以采用原子沉积工艺形成。
本发明实施例还提供了一种像素驱动电路，图5为本发明实施例提供的一种像素驱动电路结构示意图。如图5所示，像素驱动电路15包括驱动模块8、数据写入模块9和存储模块10，驱动模块8用于向有机发光元件16提供驱动电流，有机发光元件16相应驱动电流发光，数据写入模块9用于在数据写入阶段将数据信号写入驱动模块8的控制端，存储模块10用于维持驱动模块8的控制端的电压，驱动模块8包括如上述实施例所述的薄膜晶体管，因此具备上述实施例的有益效果，这里不再赘述。
具体地，数据写入模块9在数据写入阶段将对应显示灰阶的数据信号写入驱动模块8的控制端，存储模块10维持驱动模块8控制端的电压，驱动模块8则根据驱动模块8控制端的电压在发光阶段向有机发光元件16提供驱动电流，有机发光元件16响应驱动电流发光，设置驱动模块8包括如上述实施例所述的薄膜晶体管，薄膜晶体管中的高介电膜层5有利于增加薄膜晶体管的面积电容，提高薄膜晶体管的载流子迁移率，进而有利于提高驱动模块8的开关响应速度，且薄膜晶体管面积电容的增加有利于薄膜晶体管尺寸减小，进而使得像素驱动电路15的面积减小，有利于显示面板开口率的提高。另外，第一钝化层6和第二钝化层7的设置减小了薄膜晶体管，即驱动晶体管的漏电流，有利于改善非发光阶段有机发光元件16的漏光问题，第一钝化层6和第二钝化层7的设置同样优化了薄膜晶体管，即驱动晶体管的偏压稳定性和磁滞效应，进而优化了像素驱动电路15工作的稳定性。
可选地，如图5所示，像素驱动电路15还包括设定模块，设定模块与驱动模块8的控制端电连接，设定模块包括上述实施例的薄膜晶体管。具体地，设定模块可以包括阈值补偿模块111，驱动模块8包括晶体管，阈值补偿模块111在数据写入阶段将包含有驱动晶体管的阈值电压信息的电信号写入驱动模块8的控制端以实现对驱动晶体管的阈值补偿，设置阈值补偿模块111包括上述实施例所述的薄膜晶体管，可以利用薄膜晶体管漏电流较小的特性提高驱动模块8控制端的电位稳定性，进而提高像素驱动电路15工作的稳定性。另外，也可以设置设定模块包括初始化模块112，初始化模块112用于在初始化阶段将设定电位信号写入驱动模块8的控制端，设置初始化模块112包括上述实施例所述的薄膜晶体管，同样可以利用薄膜晶体管漏电流较小的特性提高驱动模块8控制端的电位稳定性，进而提高像素驱动电路15工作的稳定性。
图6为图5所示像素驱动电路的驱动时序图，图5所示结构为常规7T1C像素驱动电路15，即包含七个薄膜晶体管和一个电容的像素驱动电路15，图6所示同样为常规7T1C像素驱动电路的驱动时序图，t1阶段为初始化阶段，t2阶段为数据写入阶段，t3阶段为发光阶段，7T1C像素驱动电路的具体工作过程为本领域技术人员所熟知，这里不再赘述。
本发明实施例还提供了一种显示面板，图7为本发明实施例提供的一种显示面板的俯视结构示意图，如图7所示，显示面板包括多条沿第一方向XX’延伸的扫描线12和多条沿第二方向YY’延伸的数据线13，第一方向XX’与第二方向YY’相交。扫描线12和数据线13交叉形成的空间内形成有多个像素单元14，每个像素单元14包括如上述实施例所述的像素驱动电路15以及与对应的像素驱动电路15电连接的有机发光元件16，像素电路15可以在与之电连接的扫描信号线12输入的扫描信号的作用下，连通与之对应电连接的数据信号线13，数据信号线13向对应的像素电路15传输数据信号，依此实现显示功能，本发明实施例提供的显示面板同样具有上述实施例的有益效果，这里不再赘述。示例性地，显示面板可以包括但不限于手机、电脑或者电视等电子显示设备。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。