阅读说明：本技术 一种碳化硅横向mosfet器件及其制备方法 (Silicon carbide transverse MOSFET device and preparation method thereof ) 是由 温正欣 叶怀宇 张新河 陈施施 张国旗 于 2019-10-11 设计创作，主要内容包括：本发明涉及半导体器件领域,公开了一种碳化硅横向MOSFET器件及其制备方法,该器件结构包含一N+型高掺杂衬底,其上依次为一P+型隔离层,一P-型漂移区。P-漂移区顶部两侧为N型源区和N型RESURF区,N型源区上方为N+型源接触区,N型RESURF区上方为N+型漏接触区。N型源区和N型RESURF区之间的裸露在外的P-型漂移区上方覆盖有栅介质层。栅介质层横向延伸覆盖N型RESURF区,栅介质层之上为栅极,N+型源接触区7之上为源极电极,N+型漏接触区之上为漏极电极。该器件不存在离子注入区域,大幅降低了器件成本,提高了器件良品率。器件为横向器件结构,便于实现集成。本发明还提供了该碳化硅横向MOSFET器件的制备方法。(The invention relates to the field of semiconductor devices, and discloses a silicon carbide transverse MOSFET device and a preparation method thereof. And an N-type source region and an N-type RESURF region are arranged on two sides of the top of the P-drift region, an N + type source contact region is arranged above the N-type source region, and an N + type drain contact region is arranged above the N-type RESURF region. And a gate dielectric layer is covered on the exposed P-type drift region between the N-type source region and the N-type RESURF region. The gate dielectric layer transversely extends to cover the N-type RESURF region, a gate electrode is arranged on the gate dielectric layer, a source electrode is arranged on the N + type source contact region 7, and a drain electrode is arranged on the N + type drain contact region. The device has no ion implantation area, thereby greatly reducing the cost of the device and improving the yield of the device. The device is in a transverse device structure, and integration is convenient to realize. The invention also provides a preparation method of the silicon carbide transverse MOSFET device.)

一种碳化硅横向MOSFET器件及其制备方法

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种可供集成的碳化硅横向MOSFET器件。

背景技术

由于具有优良的材料特性，碳化硅功率器件在电力电子、新能源汽车、光伏等领域正发挥越来越重要的作用。碳化硅分立式器件的发展往往能够带来许多工艺和可靠性方面的成果和经验的积累，而这些积累又能够被应用于集成电路的开发中。随着碳化硅材料衬底和外延技术的不断进步，制备优良性能的碳化硅基功率集成电路已经成为了可能。

硅基功率集成电路发展的基础是集成电路基础元器件的发明和工艺的革新。由于较高的可靠性和较低的驱动难度等优势，硅基功率集成电路中最常用的功率MOS器件为LDMOS器件。一个简单可靠且与现有分立式碳化硅纵向器件兼容的横向MOSFET结构是碳化硅功率集成电路发展的关键。

发明内容

(一)要解决的技术问题

本发明的目的是针对碳化硅材料特点，提供一种适合单片集成的碳化硅横向MOSFET器件结构及制备方法。该新型碳化硅横向MOSFET器件具有较高的品质因子，具备较好的性能。且其工艺过程中不需要离子注入过程，大大降低的器件成本。

(二)技术方案

本发明的技术方案综合考虑材料特性、工艺难度、器件性能和成本等方面，提供一种碳化硅横向MOSFET器件结构。该结构包括一N+型高掺杂衬底，其上依次为一P+型隔离层，一P-型漂移区；所述P-型漂移区顶部两侧为N型源区和N型RESURF区；所述N型源区上方为N+型源接触区，所述N型RESURF区上方为N+型漏接触区；所述N型源区和所述N型RESURF区之间的裸露在外的P-型漂移区上方覆盖有栅介质层，所述栅介质层横向延伸覆盖所述N型RESURF区；所述栅介质层上方为栅极，N+型源接触区上方为源极电极，N+型漏接触区上方为漏极电极。

优选地，所述P+型隔离层厚度为0.5μm-2μm，掺杂浓度5×10¹⁷cm^-3-1×10¹9cm^-3；所述P-型漂移区厚度为4μm-20μm，掺杂浓度5×10¹⁶cm^-3-5×10¹⁷cm^-3。

优选地，所述N型源区和所述N型RESURF区为同一材料制备而成，厚度为0.2μm-0.6μm，掺杂浓度1×10¹⁷cm^-3至1×10¹⁸cm^-3；所述N+型源接触区和N+型漏接触区为同一材料制备而成，厚度为0.2μm-0.5μm，掺杂浓度1×10¹⁸cm^-3至2×10¹⁹cm^-3。

优选地，所述栅介质层为SiO₂材料，厚度为30nm-60nm。

优选地，所述栅极为N型掺杂多晶硅；所述源极电极和所述漏极电极为金属镍，厚度为100nm。

本发明的另一方面，提供了一种制备该碳化硅横向MOSFET器件的方法，包括以下步骤：

S1：在N+型高掺杂衬底上依次生长P+型隔离层，P-型漂移区，N型层，N+型层；

S2：刻蚀所述N+型层至所述N型层，形成N+型源接触区和N+型漏接触区；

S3：刻蚀所述所述N型层至P-漂移区表面，把N型层分为N型源区和N型RESURF区；

S4：清洗后，氧化或沉积栅介质，退火减少表面态；

S5：沉积栅极多晶硅，CMP表面平整化；

S6：剥离源漏金属。

优选地，所述步骤S2包括：

S2.1清洗后，在所述N+型层表面沉积一层厚度为1μm的SiO₂；

S2.2涂胶光刻显影，以光刻胶为掩膜，刻蚀SiO₂，形成碳化硅的刻蚀掩膜；

S2.3以所述SiO₂为掩膜，刻蚀碳化硅至N型层表面，将所述N+型层分N+型源接触区和N+型漏接触区；

S2.4清洗后，在1200℃下氧化30分钟，使用BOE溶液洗去表面氧化层和刻蚀损伤层。

优选地，所述步骤S3包括：

S3.1清洗后，在所述N型层表面沉积一层厚度为1μm的SiO₂，涂胶光刻显影后，以光刻胶为掩膜，刻蚀SiO₂；

S3.2清洗后，以SiO₂为掩膜，刻蚀碳化硅至P-漂移区表面，将所述N型层分为N型区和N型RESURF区；

S3.3清洗后，在1200℃下进行氧化30分钟，使用BOE溶液洗去表面氧化层和刻蚀损伤层。

优选地，所述步骤S4包括：

S4.1清洗后，使用ALD沉积厚度为35nm的SiO₂，在1250℃下干氧氧化10分钟，在H₂环境下原位退火30分钟，温度为1250℃；

S4.2在NO环境下继续退火2小时，NO退火温度为1275℃。

(三)有益效果

本发明设计了一种碳化硅横向MOSFET器件结构，该器件与现有碳化硅垂直结构工艺完全兼容，采用商业化的碳化硅N+衬底，成本较为低廉，十分便于作为碳化硅集成电路的基础元器件。器件制备工艺过程中不需要离子注入及高温退火激活注入离子，因此具有较低的工艺成本和良品率。器件为横向器件结构，便于实现集成。

附图说明

图1为本发明的碳化硅横向MOSFET器件结构图；

图2为本发明的碳化硅横向MOSFET器件工艺流程图；

图3为本发明实施例所提供的器件制备工艺步骤S1示意图；

图4为本发明实施例所提供的器件制备工艺步骤S2示意图；

图5为本发明实施例所提供的器件制备工艺步骤S3示意图；

图6为本发明实施例所提供的器件制备工艺步骤S4示意图；

图7为本发明实施例所提供的器件制备工艺步骤S5示意图。

N+型高掺杂衬底1，P+型隔离层2，P-型漂移区3，N型RESURF区4，N型源区5，N+型源接触区7，N+型漏接触区8，栅介质层9，栅极10，源极电极11，漏极电极12

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

本发明实施例的一方面提供了一种碳化硅横向MOSFET结构，图1为本发明的碳化硅横向MOSFET器件结构示意图。如图1所示，该结构包含一N+型高掺杂衬底1，其上依次为一P+型外延隔离埋层2，一P-型漂移区3。P-漂移区3顶部两侧为N型源区5和N型RESURF区4，N型源区5上方为N+型源接触区7，N型RESURF区4上方为N+型漏接触区8。N型源区5和N型RESURF区4之间的裸露在外的P-型漂移区3上方覆盖有栅介质层9，栅介质层9横向延伸覆盖N型RESURF区4，栅介质层9之上为栅极10，N+型源接触区7之上为源极电极11，N+型漏接触区8之上为漏极电极12。

在本发明实施例中，优选的，所述P+型外延隔离埋层厚度为0.5μm至2μm，掺杂浓度5×10¹⁷cm^-3至1×10¹⁹cm^-3。所述P-漂移区厚度为4μm至20μm，掺杂浓度5×10¹⁶cm^-3至5×10¹⁷cm^-3。

在本发明实施例中，优选的，所述N型源区5和N型RESURF区4为同一外延层制备而成，厚度为0.2μm至0.6μm，掺杂浓度1×10¹⁷cm^-3至1×10¹⁸cm^-3。所述N+型源接触区7和N+型漏接触区8为同一外延层制备而成，厚度为0.2μm至0.5μm，掺杂浓度1×10¹⁸cm^-3至2×10¹⁹cm^-3。

在本发明实施例中，优选的，所述栅介质层9为SiO₂材料，厚度为30nm至60nm。所述栅极10为N型掺杂多晶硅，所述源极电极11、漏极电极12为金属Ni，厚度为100nm。

本发明实施例的另一方面，提供了制备该碳化硅LDMOS器件的制备方法，包括以下步骤：

步骤S1：在N+型碳化硅衬底上依次生长P+型隔离层，P-型漂移区，N型层和N+型层；

如图3所示，在N+型碳化硅衬底1上依次生长P+型隔离层2，P-型漂移区3，N型层4和N+型层5。

步骤S2：刻蚀碳化硅表面至N型层，形成N+源接触区和N+型漏接触区；

如图4所示，清洗外延片表面后，在碳化硅表面沉积一层厚度为1μm的二氧化硅。涂胶光刻显影后，以光刻胶为掩膜，刻蚀二氧化硅，形成碳化硅的刻蚀掩膜。完成二氧化硅刻蚀后，以二氧化硅为掩膜，刻蚀碳化硅至N型层4表面，将N+型层5分为N+型源接触区7和N+型漏接触区8。再次清洗晶片后，在1200℃下进行氧化30分钟，使用BOE溶液洗去表面氧化层和刻蚀损伤层。

步骤S3：刻蚀碳化硅至P-漂移区3表面，把N型层分为N型源区5和N型RESURF区4；

如图5所示，再次清洗外延片表面，在碳化硅表面沉积一层厚度为1μm的二氧化硅，涂胶光刻显影后，以光刻胶为掩膜，刻蚀二氧化硅。完成刻蚀后，再以二氧化硅为掩膜，刻蚀碳化硅至P-漂移区3表面，将N型层4分为N型区5和N型RESURF区4。再次清洗晶片后，在1200℃下进行氧化30分钟，使用BOE溶液洗去表面氧化层和刻蚀损伤层。

步骤S4：清洗晶片表面，氧化或沉积栅介质，退火减少表面态；

如图6所示，再次清洗外延片表面，使用ALD沉积厚度为35nm的SiO2，之后再在1250℃下干氧氧化10分钟，在H2环境下原位退火30分钟，温度为1250℃，之后在NO环境下继续退火2小时，NO退火温度为1275℃。

步骤S5：沉积栅极多晶硅，CMP表面平整化；

如图7所示，使用PECVD沉积多晶硅，填充刻蚀沟槽。之后采用两步扩散法对多晶硅进行N型掺杂。掺杂完成后，使用CMP进行器件表面平整化，并清洗晶片表面。

步骤S6：剥离源漏金属，接触退火形成电极。

涂胶、光刻、显影后使用BOE溶液湿法腐蚀二氧化硅，打开源、漏接触窗口。烘烤坚膜后，蒸发100nm金属Ni，在丙酮溶液中浸泡，超声剥离金属Ni。之后在975℃下快速热退火1分30秒，形成器件源极电极11、漏极电极12。最终形成如图1所示一种碳化硅横向MOSFET器件。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。凡在本发明的精神和原则之内，通过改变某个区域厚度或掺杂浓度，改变栅介质层、欧姆接触选择的金属材料，均应包含在本发明的保护范围之内。