阅读说明：本技术 半导体结构的形成方法 (Method for forming semiconductor structure ) 是由 王培宇 林志昌 蔡庆威 程冠伦 于 2019-05-29 设计创作，主要内容包括：半导体结构的形成方法包括提供结构,其具有基板、自基板延伸的第一半导体鳍状物与第二半导体鳍状物、以及第一半导体鳍状物与第二半导体鳍状物之间的介电鳍状物；形成暂时栅极于第一半导体鳍状物、第二半导体鳍状物、与介电鳍状物的顶部及侧壁上；形成多个栅极间隔物于暂时栅极的侧壁上；移除栅极间隔物之间的介电鳍状物的第一部分与暂时栅极；形成栅极于栅极间隔物之间及第一半导体鳍状物及第二半导体鳍状物的顶部与侧壁上,其中介电鳍状物物理接触栅极的侧壁；移除介电鳍状物的第二部分,以露出栅极的侧壁；以及经由栅极的露出侧壁对栅极进行蚀刻制程,以将该栅极分成第一栅极部件与第二栅极部件。(A method of forming a semiconductor structure includes providing a structure having a substrate, first and second semiconductor fins extending from the substrate, and a dielectric fin between the first and second semiconductor fins; forming a temporary gate on the top and sidewalls of the first semiconductor fin, the second semiconductor fin, and the dielectric fin; forming a plurality of gate spacers on sidewalls of the temporary gate; removing the first portion of the dielectric fin and the temporary gate between the gate spacers; forming a gate between the gate spacers and on the top and sidewalls of the first and second semiconductor fins, wherein the dielectric fin physically contacts the sidewalls of the gate; removing a second portion of the dielectric fin to expose sidewalls of the gate; and performing an etching process on the gate electrode through the exposed sidewalls of the gate electrode to divide the gate electrode into a first gate feature and a second gate feature.)

半导体结构的形成方法

技术领域

本发明实施例一般关于半导体装置与其制作方法，更特别关于采用切割金属栅极制程制作半导体装置。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(单位面积的内连线装置数目)通常随着几何尺寸(制作制程所产生的最小构件或线路)减少而增加。尺寸缩小的制程通常有利于增加产能并降低相关成本。这些尺寸缩小的制程亦增加处理与形成集成电路的复杂性。

随着技术节点缩小而实现的进展中，一些集成电路设计将多晶硅栅极置换为金属栅极以改善装置效能并缩小结构尺寸。金属栅极的形成制程之一称作置换栅极或栅极后制制程，其最后才制作金属栅极以减少后续制程数目。然而此集成电路制作制程仍具挑战，特别是在先进制程节点中尺寸缩小的集成电路结构。挑战之一为置换步骤后，如何有效隔离金属栅极(如切割栅极制程)。举例来说，切割金属栅极制程时的对不准与层叠问题会劣化集成电路效能。因此现有技术无法满足所有方面。

发明内容

本发明一实施例提供的半导体结构的形成方法，包括：提供结构，其具有基板、自基板延伸的第一半导体鳍状物与第二半导体鳍状物、以及第一半导体鳍状物与第二半导体鳍状物之间的介电鳍状物；形成暂时栅极于第一半导体鳍状物、第二半导体鳍状物、与介电鳍状物的顶部及侧壁上；形成多个栅极间隔物于暂时栅极的侧壁上；移除栅极间隔物之间的介电鳍状物的第一部分与暂时栅极；形成栅极于栅极间隔物之间及第一半导体鳍状物及第二半导体鳍状物的顶部与侧壁上，其中介电鳍状物物理接触栅极的侧壁；移除介电鳍状物的第二部分，以露出栅极的侧壁；以及经由栅极的露出侧壁对栅极进行蚀刻制程，以将栅极分成第一栅极部件与第二栅极部件，第一栅极部件接合第一半导体鳍状物，且第二栅极部件接合第二半导体鳍状物。

本发明一实施例提供的半导体结构的形成方法，包括：提供结构，其具有基板与向上凸起高于基板的介电鳍状物；形成第一间隔物层与第二间隔物层于介电鳍状物上，其中第一间隔物层与第二间隔物层具有两个相对侧壁；移除两个相对侧壁之间的介电鳍状物的一部分；形成栅极结构于两个相对侧壁之间；沉积盖层于栅极结构上；移除介电鳍状物的另一部分，以露出栅极结构的多个侧壁；以及在栅极结构的侧壁上进行横向蚀刻制程，以将栅极结构分成两部分。

本发明一实施例提供的半导体结构，包括：基板；自基板延伸的第一半导体鳍状物与第二半导体鳍状物；隔离结构，位于基板上及第一半导体鳍状物与第二半导体鳍状物的侧壁上；第一高介电常数的介电层与金属栅极及第二高介电常数的介电层与金属栅极，其中第一高介电常数的介电层与金属栅极位于第一半导体鳍状物上，而第二高介电常数的介电层与金属栅极位于第二半导体鳍状物上；以及半导体鳍状物，位于第一半导体鳍状物与第二半导体鳍状物之间，介电鳍状物的中间部分物理接触第一高介电常数的介电层与金属栅极及第二高介电常数的介电层与金属栅极，而介电鳍状物的底部埋置于隔离结构中。

附图说明

图1A与2A是本发明多种实施例中，以切割金属栅极制程实现的半导体结构的透视图。

图1B与2B是本发明多种实施例中，图1A与2A中个别半导体结构的上视图。

图1C、1D、1E、2C、2D、2E是本发明一些实施例中，图1A与2A中个别半导体结构的剖视图。

图3A与3B是本发明实施例中，形成图1A与2A所示的半导体结构的方法的流程图。

图4A、8A、9A、10A、11A、12A、13A、14A、16A、17A、与18A是本发明一些实施例中，依据图3A与3B的方法制作的半导体结构的透视图。

图4B、5、6、7、8B、9B、10C、10D、10E、11C、11D、11E、12C、 12D、12E、13C、13D、13E、14C、14D、14E、15A、15B、16C、16D、16E、 17C、17D、17E、18C、18D、与18E是本发明一些实施例中，依据图3A与 3B的方法制作的半导体结构的剖视图。

图10B、11B、12B、13B、14B、16B、17B、与18B是本发明一些实施例中，依据图3A与3B的方法制作的半导体结构的上视图。

其中，附图标记说明如下：

ΔL1、ΔL2 距离

θ 角度

B-B、C-C、D-D、E-E 剖线

D1、D2 空间

Depi 距离

H0 鳍状物高度

H1、Hd、Hf 高度

L1、Lg 长度

w0、w1、w2 宽度

100 半导体装置

102 基板

103 硬遮罩

103a 下侧层

103b 上侧层

104、104a、104b、104c 半导体鳍状物

105 介电沟槽

106 隔离结构

108 高介电常数的介电层

110 导电层

112、112a、112b 栅极堆叠

112a-L、112a-R 栅极堆叠部件

114 源极/漏极结构

116 栅极间隔物

118 层间介电层

122 介电鳍状物

122a、122b、122c、122d 部件

126 侧边缘

128 虚置栅极

130 栅极层

132、134 硬遮罩层

138 沟槽

140 栅极沟槽

142 盖层

146 切割金属栅极沟槽

148 开口

152 斜向等离子体蚀刻

300 方法

302、304、306、308、310、312、314、316、317、318、320、322、324、 326 步骤

具体实施方式

下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接或物理接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。

本发明实施例一般关于半导体装置与其制作方法，更特别关于采用切割金属栅极制程制作半导体装置。切割金属栅极制程指的是制作制程，其于金属栅极(如高介电常数的栅极介电层与金属栅极)置换虚置栅极结构(如多晶硅栅极)之后，切割金属栅极(比如以蚀刻制程)以将金属栅极分成两个或更多部分。每一部分可作为个别晶体管所用的金属栅极。接着将隔离材料填入金属栅极的相邻部分之间的沟槽中。在本发明实施例中，这些沟槽称作切割金属栅极沟槽。随着装置尺寸持续缩小，越来越难以准确控制切割金属栅极沟槽的位置。举例来说，微影与蚀刻步骤可能将对不准与层叠问题导入切割金属栅极制程。若切割金属栅极沟槽的位置偏移，可能造成电路缺陷如短路及/或缺陷的晶体管。本发明实施例的主题之一为设计自对准切割金属栅极的方法，以准确控制切割金属栅极沟槽与之后填入其中的隔离材料的位置。

图1A是本发明一实施例中，半导体装置100的透视图。图1B是半导体装置100(或结构)的上视图。图1C是半导体装置100沿着图1A的剖线C-C的剖视图。图1D是半导体装置100沿着图1A的剖线D-D的剖视图。图1E是半导体装置100沿着图1A的剖线E-E的剖视图。附图中的半导体装置100用于说明目的，而非限缩本发明实施例至任何数目的晶体管、任何数目的区域、或任何设置的结构或区域。此外，半导体装置100可为集成电路或其部分，且可包含静态随机存取存储器及/或逻辑电路、被动构件(如电阻、电容、或电感)、或主动构件(如p型场效晶体管、n型场效晶体管、多栅极场效晶体管如鳍状场效晶体管或全绕式栅极场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体场效晶体管、双极晶体管、高电压晶体管、高频晶体管、其他存储单元、或上述的组合)。此外，本发明多种实施例提供多种结构(包括晶体管、栅极堆叠、主动区、隔离结构、与其他结构)以简化内容并使内容易于理解，但不局限实施例至任何种类的装置、任何数目的装置、任何数目的区域、或任何设置的结构或区域。

如图1A至1E所示，装置100包括基板102及形成其中或其上的多种结构。具体而言，半导体装置100包括凸出基板102的多个半导体鳍状物104 (如半导体鳍状物104a、104b、与104c)、基板102上与半导体鳍状物104 之间的隔离结构106、部分埋置于隔离结构106中并向上凸起高于隔离结构 106的介电鳍状物122、以及半导体鳍状物104与隔离结构106上的多个栅极堆叠112(如栅极堆叠112a与112b)。每一栅极堆叠112包括高介电常数的介电层108，与高介电常数的介电层108上的导电层110。导电层110 包括一或多层的金属化材料。因此每一栅极堆叠112亦称作高介电常数的介电层与金属栅极。栅极堆叠112亦可包括界面层(未图示)于高介电常数的介电层108下。介电鳍状物122将栅极堆叠112之一分成两个分开的部分。半导体装置100亦包括半导体鳍状物104上的外延的源极/漏极结构114、覆盖外延的源极/漏极结构114及隔离结构106上的层间介电层118、以及覆盖栅极堆叠112的侧壁的栅极间隔物116。

在所述实施例中，基板102为硅基板。在其他实施例中，基板102可包括另一半导体元素如锗，半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟，半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟，或上述的组合。基板102可具有一致的组成，或可包含多种层状物。可选择性蚀刻一些基板102以形成鳍状物。这些层状物可具有类似或不同的组成。多种实施例中的一些基板层状物具有不一致的组成，可诱发装置应力以调整装置效能。层状基板的例子包含绝缘层上半导体的基板102，其具有埋置介电层。在这些例子中，基板102的层状物可包含绝缘层如氧化硅、氮化硅、氮氧化硅、碳化硅、及/或其他合适的绝缘材料。

在所述实施例中，半导体装置100包含三个半导体鳍状物104如104a、 104b、与104c，其沿着x方向彼此分开。每一半导体鳍状物104沿着y方向纵向配置。鳍状物104a与104b之间的空间，可小于鳍状物104b与104c之间的空间。半导体鳍状物104可包含一或多种半导体材料，比如硅、锗、或硅锗。在一实施例中，每一半导体鳍状物104可包含层层堆叠的多个不同半导体层。半导体鳍状物104的制作方法可采用合适制程，包括双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距可小于单一直接微影制程所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光微影制程图案化牺牲层。采用自对准制程沿着图案化的牺牲层的侧部形成间隔物。接着移除牺牲层，并采用保留的间隔物或芯作为蚀刻遮罩，蚀刻基板102的初始外延半导体层以图案化半导体鳍状物104。蚀刻制程可包含干蚀刻、湿蚀刻、反应性离子蚀刻、及/或其他合适制程。在一些实施例中，半导体鳍状物104的宽度w0(沿着x方向)介于约9nm至约14nm之间。

隔离结构106可包含氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料、及/或其他合适的绝缘材料。隔离结构106可为浅沟槽隔离结构。在一实施例中，隔离结构106的形成方法为蚀刻沟槽于基板102 中，比如半导体鳍状物104的形成制程的一部分。接着可将隔离材料填入沟槽，再进行化学机械平坦化制程及/或回蚀刻制程。其他隔离结构如场氧化物、局部氧化硅、及/或其他合适结构亦属可能。隔离结构106可包含多层结构，比如具有与半导体鳍状物104相邻的一或多个热氧化物衬垫层。

在此实施例中，半导体装置100包括两个栅极堆叠112(如栅极堆叠 112a与112b)，其沿着y方向彼此分开。每一栅极堆叠112的纵向沿着x 方向配置。每一栅极堆叠112包括高介电常数的介电层108与导电层110。高介电常数的介电层108可包含一或多种高介电常数的介电材料(或一或多层的高介电常数的介电材料)，比如氧化铪硅、氧化铪、氧化铝、氧化锆、氧化镧、氧化钛、氧化钇、钛酸锶、或上述的组合。导电层110包含一或多层的金属层，比如功函数金属层、导电阻障层、与金属填充层。功函数金属层可为p型或n型的功函数层，端视装置型态(p型场效晶体管或n型场效晶体管)而定。p型功函数层包括的金属具有足够大的有效功函数，其可为但不限于氮化钛、氮化钽、钌、钼、钨、铂、或上述的组合。n型功函数层包括的金属具有足够低的有效功函数，其可为但不限于钛、铝、碳化钽、碳氮化钽、氮化钽硅、氮化钛硅、或上述的组合。金属填充层可包含铝、钨、钴、及/或其他合适材料。

栅极间隔物116覆盖每一栅极堆叠112的侧壁。栅极间隔物116可用于使后续形成的外延的源极/漏极结构114偏离，并可用于设计或调整源极/漏极结构(接面)轮廓。栅极间隔物116可包含介电材料如氧化硅、氮化硅、氮氧化硅、碳化硅、其他介电材料、或上述的组合，且可包含一或多层材料。栅极间隔物116的形成方法可为一或多种方法，包括化学氧化、热氧化、原子层沉积、化学气相沉积、及/或其他合适方法。

每一外延的源极/漏极结构114设置于相邻的栅极间隔物116之间并与其物理接触，并位于半导体鳍状物104a至104c之一的顶部上。外延的源极/ 漏极结构114可包含外延成长的半导体材料，比如n型场效晶体管所用的外延成长硅，或者p型场效晶体管所用的外延成长硅锗，且可额外包含一或多种p型掺质如硼或铟，或一或多种n型掺质如磷或砷。外延的源极/漏极结构 114的形成方法可为具有硅为主的前驱物的化学气相沉积制程(如低压化学气相沉积)、选择性外延成长制程、循环沉积与蚀刻制程、或其他外延成长制程。在一实施例中，半导体装置100亦可包含硅化物结构(未图示)于外延的源极/漏极结构114的顶部。

层间介电层118覆盖隔离结构106，并填入相邻的外延源极/漏极结构 114之间的空间以及相邻的栅极间隔物116之间的空间。层间介电层118可包括四乙氧基硅烷氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅如硼磷硅酸盐玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、掺杂硼的硅玻璃、及/或其他合适介电材料。层间介电层118的形成方法可为等离子体增强化学气相沉积、可流动的化学气相沉积、或其他合适方法。

半导体装置100包括介电鳍状物122，其沿着y方向纵向配置。介电鳍状物122位于半导体鳍状物104b与104c之间。在所述实施例中，介电鳍状物122部分地埋置于隔离结构106中，并向上凸起高于隔离结构106。在多种实施例中，介电鳍状物122、栅极堆叠112、与栅极间隔物116的上表面实质上共平面。因此介电鳍状物122的上表面高于半导体鳍状物104a至104c 的上表面。在多种实施例中，介电鳍状物122的宽度w1(沿着x方向)可小于、等于、或大于半导体鳍状物104的宽度w0。在一例中，介电鳍状物 122的宽度w1介于约3nm至约5nm之间，比如约4nm。在另一实施例中，宽度w1小于宽度w0，且宽度w0与宽度w1的比例介于约1.5至约3之间。

在所述实施例中，介电鳍状物122可视为包含四个部件122a、122b、 122c、与122d。部件122a与122b物理接触栅极堆叠112b。部件122d物理接触栅极堆叠112a。具体而言，栅极堆叠112b自半导体鳍状物104a连续地延伸至半导体鳍状物104c，并将介电鳍状物122分成两部分，其中一部分为栅极堆叠112b的一侧上的部件122a，而其他部分包括栅极堆叠112b的其他侧上的部件122b、122c、与122d。栅极堆叠112b接合所有三个半导体鳍状物104a至104c以形成晶体管。与此相较，部件122d将栅极堆叠112a分为两个分开的部件或部分，比如栅极堆叠部件112a-L与112a-R。栅极堆叠部件112a-L与112a-R彼此电性隔离。当介电鳍状物122的部件122d的介电材料提供栅极堆叠部件之间的电性隔离，介电鳍状物122亦可称作隔离鳍状物。栅极堆叠部件112a-L接合两个半导体鳍状物104a与104b以形成晶体管，而栅极堆叠部件112a-R接合一个半导体鳍状物104c以形成晶体管。在多种实施例中，栅极堆叠部件112a-L与112a-R可接合任何数目的半导体鳍状物104 以形成晶体管。介电鳍状物122可包含延伸于整个部件122a至122d的一致介电材料，比如氮化硅、氧化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料、及/或其他合适绝缘材料。在其他或额外实施例中，介电鳍状物122可包含金属氧化物如氧化铝、氧化铪、或氧化锆。具体而言，由于介电鳍状物122物理接触栅极堆叠112，介电材料不与栅极堆叠112的金属材料反应。举例来说，一实施例中的介电鳍状物122包含氮化硅。

此外，所述实施例中的部件122a至122c包括相同的介电材料，但部件 122d包括不同的介电材料。在一例中，部件122a至122c包含氧化铝，而部件122d包含氮化硅。在一些实施例中，部件122d与隔离结构106可具有相同的材料组成。在一些实施例中，部件122d与栅极间隔物116可具有相同的材料组成。部件122d物理接触栅极堆叠部件112a-L与112a-R，并物理接触其侧壁上的个别栅极间隔物116。部件122d与两个侧边缘126上的其他部件122b及122d具有界面。如图1B所示，部件122d沿着y方向，分别自栅极堆叠112a的两侧壁向外纵向延伸距离ΔL1与距离ΔL2。距离ΔL1与距离ΔL2 可彼此相同或不同。每一距离ΔL1与距离ΔL2可各自介于约1nm至约8nm 之间。在一些实施例中，侧边缘126可对准栅极间隔物116的外侧侧壁，即距离ΔL1与距离ΔL2等于栅极间隔物116的厚度。在一些实施例中，侧边缘126并未伸出栅极间隔物116的侧壁，即距离ΔL1与距离ΔL2小于栅极间隔物116的厚度。在一些实施例中，每一侧边缘126可与栅极间隔物116隔开，即距离ΔL1与距离ΔL2大于栅极间隔物116的厚度。在又一实施例中，一侧边缘126可伸入层间介电层118，而另一侧边缘126可夹设于栅极间隔物116 中。部件122d的长度L1(沿着y方向)＝ΔL1+ΔL2+Lg，其中Lg为金属栅极长度。在一些实施例中，栅极堆叠112a的宽度小于约10nm，而长度 L₁介于约10nm至约15nm之间。

图2A是本发明一实施例中，半导体装置100的透视图。图2B是半导体装置100的上视图。图2C是半导体装置100沿着图2A的剖线C-C的剖视图。图2D是半导体装置100沿着图2A的剖线D-D的剖视图。图2E是半导体装置100沿着图2A的剖线E-E的剖视图。除非特别说明，否则图2A-2E 的元件与图1A-1E的元件实质上类似。可重复标号以利理解。在此实施例中，部件122d具有弧形的中间部分，其与分开的栅极堆叠部件112a-L及112a-R 具有直接的界面。弧形的中间部分的宽度w2大于部件122d的其他部分的宽度，即宽度w2大于宽度w1。在一些实施例中，宽度w2比宽度w1大了约 2nm至约6nm，比如在部件122d沿着x方向的每一侧上均大了约1nm至3nm。值得注意的是，埋置于隔离结构106中的介电鳍状物122的底部，在沿着y 方向的不同位置仍维持实质上相同的宽度w1，即使是在直接位于弧形的中间部分(见图2D)下的位置。

图3A与3B是本发明多种实施例中，形成半导体装置100所用的方法 300的流程图。方法300仅为一例，其非用于局限本发明实施例至权利要求未实际限定处。在方法300之前、之中、与之后可提供额外步骤，且方法的额外实施例可置换、省略、或调换一些所述步骤。方法300将搭配图4A至 18E说明如下。图4A、8A、9A、10A、11A、12A、13A、14A、16A、17A、与18A为半导体装置100于制作中间阶段的透视图。图10B、11B、12B、 13B、14B、16B、17B、与18A为半导体装置100于制作中间阶段的上视图。图4B、5、6、7、8B、9B、10C、10D、10E、11C、11D、11E、12C、12D、 12E、13C、13D、13E、14C、14D、14E、15A、15B、16C、16D、16E、17C、 17D、17E、18C、18D、与18E为半导体装置100于制作中间阶段的剖视图。

如图3A所示，方法300的步骤302提供半导体装置100(或结构)，如图4A与4B所示。半导体装置100包含基板102，以及自基板102延伸的半导体鳍状物104。半导体鳍状物104沿着y方向纵向配置，且可均匀或不均匀地沿着鳍状物宽度方向(x方向)分布。图4A与4B亦显示硬遮罩103，其用于图案化半导体鳍状物104。

在一实施例中，步骤302可外延成长半导体材料于基板102的整个表面上，接着采用硬遮罩103作为蚀刻遮罩并蚀刻半导体材料，以产生半导体鳍状物104。硬遮罩103可包含任何合适的介电材料如氮化硅。硬遮罩103亦可包含多层如双层堆叠，其可包含下侧层103a与上侧层103b。这些层状物所用的合适材料选择有部分依据蚀刻剂的选择性。在一实施例中，下侧层 103a为垫氧化物层，而上侧层为上方垫氮化物层。垫氧化物层可为氧化硅薄膜，其形成方法可采用热氧化制程。下侧层103a可作为基板102与上侧层 103b之间的粘着层，且可作为蚀刻上侧层103b所用的蚀刻停止层。在一实施例中，下侧层103b的组成为氮化硅，其形成方法可采用低压化学气相沉积或等离子体增强化学气相沉积。在一些实施例中，硬遮罩103的高度H1 介于约5nm至约60nm之间，比如约22nm。如下详述，高度H1定义半导体鳍状物104与形成其间的介电鳍状物122之间的高度差。

可采用合适制程(包括双重图案化制程、多重图案化制程、光微影、自对准制程、与芯间隔物制程)图案化硬遮罩103。接着采用硬遮罩103以图案化基板102的露出部分，可形成图4A与4B所示的半导体鳍状物104。如下详述，相邻的半导体鳍状物104之间的空间之后可填入介电材料，以形成隔离结构如浅沟槽隔离结构。

半导体鳍状物104沿着y方向纵向配置，且可沿着鳍状物宽度方向(如 x方向)均匀或不均匀地分布。在所述实施例中，半导体装置100包括三个半导体鳍状物104，比如沿着x方向由左至右的半导体鳍状物104a、104b、与104c。图4A与4B显示三个半导体鳍状物，但半导体装置100可包含任何数目的半导体鳍状物。在一些实施例中，每一半导体鳍状物104a、104b、与104c具有鳍状物高度H0。自半导体鳍状物上表面至基板上表面的距离为鳍状物高度H0。在一实施例中，鳍状物高度H0介于约50nm至约200nm之间，比如约100nm。在一些实施例中，每一半导体鳍状物104a、104b、与 104c具有宽度w0。在一实施例中，宽度w0介于约5nm至约15nm之间，比如约12nm。半导体鳍状物104a、104b、与104c的鳍状物宽度可彼此相同或不同。

每一半导体鳍状物104具有两个侧壁。对相邻的半导体鳍状物而言，其侧壁彼此面对。例示性的半导体鳍状物104a与104b彼此之间隔有空间D1。例示性的半导体鳍状物104b与104c彼此之间隔有空间D2。在一实施例中，每一空间D1与D2介于约10nm至80nm之间。在一些例子中，半导体鳍状物104b与104c之间的空间，大于半导体鳍状物104a与104b之间的空间(比如大了约20％)。在又一实施例中，半导体鳍状物104b与104c之间的空间，大于或等于鳍状物104a与104b之间的空间的两倍(比如D2≥2D1)。

在图3A的方法300的步骤304中，形成隔离结构106于半导体装置100 的表面上。如图5所示，隔离结构106沉积于基板102的上表面与半导体鳍状物104及硬遮罩103的露出表面上。在一些实施例中，隔离结构106为浅沟槽隔离结构。隔离结构106所用的合适介电材料包括氧化硅、氮化硅、碳化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料、上述的组合、及/或其他合适介电材料。在所述实施例中，隔离结构106包括氧化硅。在一些实施例中，隔离结构106可包含多层结构，比如具有一或多层的衬垫层。在多种例子中，介电材料的沉积方法可为任何合适技术，包括热成长、化学气相沉积制程、次压化学气相沉积制程、可流动的化学气相沉积制程、原子层沉积制程、物理气相沉积制程、旋转涂布制程、及/或其他合适制程。

在所述实施例中，隔离结构106的沉积方法为原子层沉积法，且控制其厚度(沿着x方向)以提供相邻的半导体鳍状物104b与104c之间的介电沟槽105。在一些实施例中，介电沟槽105的宽度w1介于约3nm至约5nm之间。此外，多种实施例中的宽度w1可小于、等于、或大于半导体鳍状物104 的宽度。在之后的制作步骤中，可将介电鳍状物122填入介电沟槽105(见图1A)。如下详述，介电鳍状物122定义后续切割金属栅极制程中的切割金属栅极沟槽位置。另一设计考量为一旦填入介电鳍状物122，其有助于改善包括半导体鳍状物104与介电鳍状物122的鳍状物的一致性。此设计考量结合半导体鳍状物104的宽度与间距，可用于在沉积制程时控制隔离结构106 的厚度。

在图3A的方法300的步骤306中，沉积一或多种介电材料于基板102 及隔离结构106上并填入介电沟槽105。步骤306之后进行化学机械平坦化制程，以平坦化半导体装置100的上表面并露出硬遮罩103。上述步骤形成的结构如图6所示。在一些实施例中，硬遮罩103亦可作为化学机械平坦化停止层。一或多种介电材料可包括碳氮化硅、碳氮氧化硅、碳氧化硅、金属氧化物(如氧化铝、氧化铪、或氧化锆)、或上述的组合，且其沉积方法可采用原子层沉积、化学气相沉积、物理气相沉积、或其他合适方法。介电沟槽105(见图5)中的一或多种介电材料转变成介电鳍状物122。在多种实施例中，介电鳍状物122与隔离结构106具有不同的材料组成。

在一例中，隔离结构106包括氧化硅，而介电鳍状物122包括硅、氧、碳、与氮化物。

在图3A的方法300的步骤308中，使隔离结构106凹陷，如图7所示。用于使隔离结构106凹陷的任何合适蚀刻技术，可包含干蚀刻、湿蚀刻、反应性离子蚀刻、及/或其他蚀刻方法。在一例示性的实施例中，采用非等向干蚀刻以选择性地移除隔离结构106的介电材料，而不蚀刻半导体鳍状物104 与介电鳍状物122。在一实施例中，步骤308在约100℃时施加Certas干式化学蚀刻制程，使隔离结构106凹陷。亦可在使隔离结构106凹陷之前、同时、及/或之后移除硬遮罩103。举例来说，硬遮罩103的移除方法可为采用磷酸或其他合适蚀刻剂的湿蚀刻制程。在一些实施例中，硬遮罩103的移除方法采用的蚀刻剂，可与使隔离结构106凹陷的蚀刻剂相同。在步骤308之后，半导体鳍状物104与介电鳍状物122自凹陷的隔离结构106向上延伸。

隔离结构106上的介电鳍状物122具有高度Hd。半导体鳍状物104具有高度Hf。高度Hd大于高度Hf。举例来说，高度Hd/高度Hf的比例可介于约1.1至约1.5之间。在一些实施例中，步骤308时的介电鳍状物122实质上不具有蚀刻损失。因此介电鳍状物122与半导体鳍状物104之间的高度差(Hd-Hf)约为硬遮罩103的高度H1(见图4B)。在一些其他实施例中，步骤308会消耗部分的介电鳍状物122。综上高度，介电鳍状物122与半导体鳍状物104的高度差(Hd-Hf)小于硬遮罩103的高度H1(见图4B)。

在图3A的方法300的步骤310中，形成虚置栅极128于隔离结构106 上，且虚置栅极128接合半导体鳍状物104与介电鳍状物122的上表面与侧壁表面，如图8A与8B所示。图8A是半导体装置100的透视图。图8B是沿着半导体鳍状物104的通道区(比如沿着剖线B-B)的剖视图，以利显示下方结构。在所述实施例中，虚置栅极128包括栅极层130与两个硬遮罩层132与134。虚置栅极128在之后的制作步骤中，将取代为栅极堆叠112(见图1A)。因此其亦可称作暂时的栅极结构。栅极层130可包含多晶硅，且其形成方法可为合适的沉积制程如低压化学气相沉积或等离子体增强化学气相沉积。每一硬遮罩层132与134可包含一或多层的介电材料，比如氧化硅及/或氮化硅，且其形成方法可为化学气相沉积或其他合适方法。可由光微影与蚀刻制程图案化栅极层130、硬遮罩层132、与硬遮罩层134。

如图8A与8B所示，步骤310还包括沉积栅极间隔物116于半导体装置100及虚置栅极128的顶部与侧壁上，并填入相邻的半导体鳍状物104与介电鳍状物122之间的空间。步骤310接着可进行非等向蚀刻制程，以移除直接位于半导体鳍状物104与介电鳍状物122上的栅极间隔物116的部分。如此一来，相邻的栅极间隔物116提供沟槽138，其露出半导体装置100的源极/漏极区中的半导体鳍状物104与介电鳍状物122。此非等向蚀刻制程可或可不完全移除直接位于虚置栅极128上的栅极间隔物116的部分。栅极间隔物116可包含一或多个介电层，其具有氮化硅、氧化硅、碳化硅、碳氮化硅、氮氧化硅、碳氧化硅、碳氮氧化硅、低介电常数的介电材料、其他材料、或上述的组合。栅极间隔物116的沉积方法可为一或多个方法，其包括原子层沉积、化学气相沉积、及/或其他合适方法。

在图3A的方法300的步骤312中，外延成长一或多种半导体材料于半导体鳍状物104上，如图9A与9B所示。图9A是半导体装置100的上视图。图9B是穿过半导体鳍状物104的源极/漏极区(比如沿着剖线B-B)的剖视图，以利理解下方结构。一或多种半导体材料亦称作外延的源极/漏极结构 114。在外延制程时，虚置栅极128与栅极间隔物116可限制外延的源极/漏极结构114至源极/漏极区。合适的外延制程包括化学气相沉积技术如气相外延及/或超高真空化学气相沉积、分子束外延、及/或其他合适制程。外延制程可采用气相及/或液态的前驱物，其可与基板102的组成作用。在一些实施例中，相邻的外延的源极/漏极结构114(如成长于半导体鳍状物104a与104b 上的外延的源极/漏极结构114)之间，彼此之间可隔有距离Depi，即距离 Depi>0。在一些实施例中，相邻的源极/漏极结构114外延成长后可相连，即距离Depi＝0。此外，在外延成长外延的源极/漏极结构114之前，亦可使源极/漏极区中的半导体鳍状物104的高度凹陷。举例来说，源极/漏极区中的半导体鳍状物104可低于隔离结构106的上表面，且外延的源极/漏极结构 114可自半导体鳍状物104的上表面向上延伸至高于隔离结构106。

在外延成长制程时，可导入掺杂物种如p型掺质(比如硼或二氟化硼)、 n型掺质(如磷或砷)、及/或包含上述的组合的其他合适掺质，以原位掺杂外延的源极/漏极结构114。若未原位掺杂源极/漏极结构114，则可进行布植制程(如接面布植制程)以掺杂外延的源极/漏极结构114。在一例示性的实施例中，n型金属氧化物半导体装置中的外延的源极/漏极结构114包括磷化硅，而p型金属氧化物半导体装置中的外延的源极/漏极结构114包括硼化锗锡及/或硼化硅锗锡。此外，可形成硅化物或锗硅化物于外延的源极/漏极结构114上。举例来说，可沉积金属层于外延的源极/漏极结构114上，退火金属层使金属层与外延的源极/漏极结构114中的硅反应以形成金属硅化物，之后移除未反应的金属层，以形成硅化物如镍硅化物。

步骤312接着亦可形成层间介电层118以覆盖半导体装置100。层间介电层118沉积于源极/漏极区中的介电鳍状物122及外延的源极/漏极结构114 的顶部与侧壁上。步骤312后可进行化学机械平坦化制程，以移除多余的介电材料。在一些实施例中，化学机械平坦化制程亦移除硬遮罩层132与134，并露出栅极层130。上述步骤形成的结构如图10A至10E所示。图10A显示化学机械平坦化制程之后的半导体装置100的透视图。图10B是半导体装置100的上视图。图10C是半导体装置100沿着图10A的剖线C-C的剖视图。图10D是半导体装置100沿着图10A的剖线D-D的剖视图。图10E是半导体装置100沿着图10A的剖线E-E的剖视图。层间介电层118可为电性的多层内连线结构的部分。多层内连线结构电性内连线工件的装置，且工件包含鳍状场效晶体管装置形成于半导体鳍状物104上。在这些实施例中，层间介电层118作为绝缘物，其支撑与隔离多层内连线结构的导电线路。层间介电层118可包含任何合适的介电材料，比如氧化硅、掺杂的氧化硅如硼磷硅酸盐玻璃、四乙氧基硅烷氧化物、未掺杂的硅酸盐玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、掺杂硼的硅玻璃、氮化硅、氮氧化硅、碳化硅、低介电常数的介电材料、其他合适材料、及/或上述的组合。层间介电层118的沉积方法可为等离子体增强化学气相沉积制程、可流动的化学气相沉积制程、或其他合适的沉积技术。

在图3A的方法300的步骤314中，移除虚置栅极128以形成栅极沟槽，如图11A至11E所示。上述附图分别为半导体装置100的透视图、上视图、与沿着剖线、C-C、D-D、与E-E的剖视图。栅极沟槽140露出半导体鳍状物104的表面与栅极间隔物116的侧壁表面。步骤314亦移除栅极间隔物116 的相对侧壁表面之间的介电鳍状物122的一部分。在所述实施例中，栅极沟槽140将介电鳍状物122分为三个部件122a、122b、与122c。步骤314可包含一或多个蚀刻制程，以形成栅极沟槽140。蚀刻制程可包含干蚀刻、湿蚀刻、反应性离子蚀刻、或其他合适的蚀刻法。在一实施例中，步骤314包括具有不同蚀刻化学剂的多个蚀刻步骤，其各自针对虚置栅极128与介电鳍状物122的特定材料。在一例中，第一蚀刻步骤为干蚀刻制程或湿蚀刻制程，其调整为对虚置栅极128的电极层具有选择性，而实质上不蚀刻半导体鳍稕物104、介电鳍状物122、栅极间隔物116、隔离结构106、与层间介电层118。第二蚀刻步骤为非等向蚀刻如非等向的干蚀刻、反应性离子蚀刻、或等离子体蚀刻，其调整为对介电鳍状物122具有选择性，而实质上不蚀刻半导体鳍状物104、栅极间隔物116、与层间介电层118。非等向蚀刻具有向下的蚀刻选择性，其可移除栅极间隔物116的相对侧壁表面之间的介电鳍状物122，且实质上不蚀刻直接位于栅极间隔物116与层间介电层118下的介电鳍状物 122的其他部分。在另一实施例中，步骤314采用的蚀刻化学剂对虚置栅极 128及介电鳍状物122的材料具有选择性。在一例中，蚀刻制程为采用氟为主的蚀刻剂(如四氟化碳、氟仿、二氟甲烷、或类似物)的非等向蚀刻制程。非等向蚀刻制程选择性地蚀刻栅极间隔物116的侧壁表面之间的介电鳍状物 122的部分与虚置栅极128。实质上保留直接位于栅极间隔物116与层间介电层118下的介电鳍状物122的其他部分。步骤314亦移除隔离结构106所围绕的介电鳍状物122的底部(位于栅极沟槽140下)，如图11D所示。

在图3B的方法300的步骤316中，沉积栅极堆叠112(如栅极堆叠 112a与112b)于栅极沟槽140中，如图12A至12E所示。上述附图分别为半导体装置100的透视图、上视图、与沿着剖线C-C、D-D、与E-E的剖视图。在所述实施例中，栅极堆叠112为高介电常数的介电层与金属栅极。栅极堆叠112包含高介电常数的介电层108与导电层110。栅极堆叠112亦可包含界面层如氧化硅(未图示)，其位于高介电常数的介电层108与半导体鳍状物104之间。界面层的形成方法可采用化学氧化、热氧化、原子层沉积、化学气相沉积、及/或其他合适方法。高介电常数的介电层108的材料与导电层110的材料，已搭配图1A至1E说明如上。高介电常数的介电层108可包含一或多层的高介电常数的介电材料，且其沉积方法可采用化学气相沉积、原子层沉积、及/或其他合适方法。导电层110可包含一或多个功函数金属层与金属填充层，且其沉积方法可采用化学气相沉积、物理气相沉积、电镀、及/或其他合适制程。

在图3B的方法300的步骤317中，将介电材料填入栅极沟槽140的顶部与栅极堆叠112的顶部上。选择介电材料，使介电鳍状物122与介电材料之间具有高蚀刻选择性。在一些实施例中，介电鳍状物122与介电材料的蚀刻选择性比例大于约5:1，比如介于约5:1至约20:1之间。介电材料盖住栅极间隔物116的侧壁表面之间的栅极堆叠112(高介电常数的介电层与金属栅极)。因此介电材料亦称作盖层142。如下详述，盖层142在后续的切割金属栅极步骤中，可保护栅极堆叠112的上表面免于蚀刻损失，并限制金属栅极蚀刻发生在栅极堆叠112的侧壁。适用于盖层142的材料包括氮化硅、碳化硅、碳氧化硅、高介电常数的介电材料、聚合物类的树脂、及/或其他合适的介电材料。在一实施例中，盖层142包括氮化钛。在另一实施例中，盖层142包括氧化锆。在又一实施例中，盖层142包括氧化铪。为形成盖层142，可先使栅极堆叠112的上表面凹陷至低于栅极间隔物116的上表面的位置。接着沉积盖层142的介电材料于栅极堆叠112上并填入栅极间隔物116的侧壁表面之间的空间。盖层142的沉积方法可为任何合适技术，包含化学气相沉积、高密度等离子体化学气相沉积、物理气相沉积、及/或旋转涂布技术。在沉积之后可进行化学机械平坦化制程，以移除多余介电材料并露出介电鳍状物122的上表面。

在图3B的方法300的步骤320中，蚀刻接触栅极堆叠112a的侧壁的介电鳍状物122的部分(特别是部件122b与122c)，以形成切割金属栅极沟槽146。切割金属栅极沟槽146露出栅极堆叠112a的两侧上的侧壁表面，如图13A至13E所示。上述附图分别为半导体装置100的透视图、上视图、与沿着剖线C-C、D-D、与E-E的剖视图。切割金属栅极沟槽146的底部亦可露出隔离结构106的上表面的部分。在一例中，步骤318可进行涂布光刻胶、曝光、曝光后烘孔、与显影，以形成图案化光刻胶于半导体装置100上。图案化光刻胶具有开口148，其露出接触栅极堆叠112a的侧壁的介电鳍状物的部件122b与122c。在一例中，开口148分别露出栅极堆叠112a的每一侧上的介电鳍状物的部件122a与122b，其具有露出的距离ΔL1与ΔL2。距离ΔL1与ΔL2可彼此相同或不同，其各自介于约1nm至约10nm之间。在一些实施例中，选择距离ΔL1与ΔL2，使切割金属栅极沟槽146的深宽比(由介电鳍状物122的高度Hd与距离ΔL1或ΔL2的比例所定义)小于约25:1。如下详述，深宽比小于约25:1可让后续切割金属栅极步骤所用的蚀刻剂，更易抵达切割金属栅极沟槽146的底部。在一些实施例中，深宽比介于约15:1 至约25:1之间。开口148的总长度为ΔL1+ΔL2+Lg，其中Lg为金属栅极长度。在一例中，总长度介10nm至约20nm之间，比如18nm。步骤318接着采用图案化光刻胶作为蚀刻遮罩，并蚀刻介电鳍状物的部件122a与122b，以形成切割金属栅极沟槽146。蚀刻制程可包含湿蚀刻、干蚀刻、反应性离子蚀刻、或其他合适的蚀刻法。调整蚀刻制程，以对介电鳍状物122的介电材料具有选择性，而实质上不蚀刻盖层142、栅极堆叠112a、栅极间隔物116、隔离结构106、与层间介电层118。由于蚀刻选择性，即使开口148在x或y 方向中偏离数个纳米而露出半导体装置100的其余上表面，仍可只蚀刻介电鳍状物的部件122b与122c的部分。因此，切割金属栅极沟槽146的位置对开口148的位置不敏感。自对准技术可增加光微影制程与后续切割金属栅极等步骤的容忍度，以克服对不准与层叠等问题。之后可移除图案化的光刻胶，例如以光刻胶剥除法移除。

在图3B的方法300的步骤320中，经由切割金属栅极沟槽146蚀刻栅极堆叠112a。盖层142限制蚀刻，使其只发生在切割金属栅极沟槽146中露出的栅极堆叠112a的侧壁。如图14A至14E所示(半导体装置100的透视图、上视图、与沿着剖线C-C、D-D、与E-E的剖视图)，步骤320延伸切割金属栅极沟槽146，使其横向穿过栅极堆叠112a并将其切成两部分。切割金属栅极沟槽146的深宽比可小于25:1，使蚀刻剂更易于抵达切割金属栅极沟槽146的底部。因此步骤320亦移除埋置于隔离结构106中的栅极堆叠112a 的底部。蚀刻制程可采用一或多种蚀刻剂或蚀刻剂的混合物，以蚀刻栅极堆叠112a中的多种层状物。

在一例示性的实施例中，导电层110包含氮化钛硅、氮化钽、氮化钛、钨、或上述的组合。为蚀刻导电层与高介电常数的介电层108，步骤320可施加干蚀刻制程，其蚀刻剂具有原子如氯、氟、溴、氧、氢、碳、或上述的组合。举例来说，蚀刻剂可具有氯气、氧气、含碳与氟的气体、含溴与氟的气体、与含碳氢与氟的气体的气体混合物。在一例中，蚀刻剂包括氯气、氧气、四氟化碳、三氯化硼、与氟仿的气体混合物。在一例中，栅极结构包括钨，而蚀刻剂可具有含C_xF_y的气体混合物，其中x:y大于1:4。在另一例中，蚀刻剂为含溴化氢的等离子体。上述蚀刻剂与蚀刻制程可施加至适用于导电层110及高介电常数的介电层108的多种材料(不限于上述的例示性材料如氮化钛硅、氮化钽、氮化钛、或钨)。此外，步骤320亦可控制蚀刻偏压、射频功率、与蚀刻剂气体压力，以调整蚀刻方向性。较高的蚀刻偏压、较高的射频功率、及/或较高的气体压力，倾向于调整蚀刻剂并使其具有更强的横向蚀刻能力。在一实施例中，蚀刻制程为非等向蚀刻，其蚀刻方向沿着y方向。蚀刻剂可为含溴化氢的等离子体。步骤320的操作参数可为介于约 500sccm至约1000sccm之间的溴化氢流速、介于约60mtorr至约90mtorr之间的气体压力、介于约1000W至约2000W之间的射频功率、与介于约200V 至约500V之间的偏电压。蚀刻偏压、蚀刻压力、蚀刻能量、与蚀刻温度可能具有多种其他数值。因此蚀刻剂朝向栅极堆叠112a的露出侧壁具有一定的横向蚀刻速率，接着在y方向中蚀刻穿过栅极堆叠112a。此蚀刻制程亦称作非等向横向蚀刻制程。切割金属栅极沟槽146延伸穿过栅极堆叠，且沿着 y方向具有实质上相同的宽度w1。宽度w1亦几乎等于介电鳍状物122的宽度，其介于约3nm至约5nm之间(比如约4nm)。蚀刻制程亦为选择性蚀刻，其实质上不损伤介电鳍状物122、隔离结构106、层间介电层118、与栅极间隔物116。可保留盖层142，并保护栅极堆叠112a及112b免于蚀刻。

在另一例示性的实施例中，步骤320在进行前述的非等向横向蚀刻之前，可包括斜向等离子体蚀刻制程(其偏向y方向)。斜向等离子体蚀刻有助于加宽切割金属栅极沟槽146的底部，并有效降低切割金属栅极沟槽146 的深宽比。深宽比较低有利于后续非等向横向蚀刻中所用的蚀刻剂抵达切割金属栅极沟槽146的底部。如图15A与15B所示，其为半导体装置100沿着图13A的剖线E-E的剖视图，斜向等离子体蚀刻152可包含朝着栅极堆叠 112的第一侧壁的第一斜向蚀刻(见图15A)，与朝着栅极堆叠112的第二侧壁的第二斜向蚀刻(见图15B)。在一实施例中，斜向等离子体蚀刻152 可同时进行第一斜向蚀刻(见图15A)与第二斜向蚀刻(见图15B)。每一斜向蚀刻自基板102的上表面的法线倾斜角度θ。可依据切割金属栅极沟槽 146的实际深宽比，选择特定的角度θ。在许多实施例中，相对于Z方向的角度θ可介于约5度至约15度之间，比如约10度。在一些例子中，若角度θ大于约15度，则因遮蔽效应而不会蚀刻栅极堆叠112a的底部。在一些例子中，若角度θ小于约5度，则栅极堆叠112a的底部加宽的程度不足，而无法有效降低切割金属栅极沟槽146的深宽比。在一实施例中，斜向等离子体蚀刻可采用氩离子。在另一实施例中，斜向等离子体蚀刻152可采用氦、硅烷、甲烷、氧、氮、二氧化碳、或上述的组合。

在又一例示性的实施例中，步骤320可进行等向蚀刻制程，以蚀刻穿过栅极堆叠112a。与前述的非等向蚀刻制程类似，可在之前的斜向等离子体蚀刻制程后进行等向蚀刻制程，其先加宽切割金属栅极沟槽146的底部。如图 16A至16E(分别为半导体装置100的透视图、上视图、与沿着剖线C-C、 D-C、与E-E的剖视图)所示，步骤320在等向蚀刻制程中延伸切割金属栅极沟槽146，使其横向穿过栅极堆叠112a并将其切成两部分。在一些实施例中，等向蚀刻制程为湿蚀刻制程，其可包含在稀释氢氟酸、氢氧化钾溶液、氨、溶液(含氢氟酸、硝酸、及/或醋酸)、或其他合适的湿式蚀刻剂中进行的蚀刻。等向蚀刻除了沿着y方向蚀刻穿过栅极堆叠112a，亦沿着x方向蚀刻至栅极堆叠112a中。因此步骤320之后的切割金属栅极沟槽146具有弧形部分于中间，其延伸至栅极堆叠112a中(见图16C)。在一些实施例中，弧形部分的宽度w2比切割金属栅极沟槽146的其他部分的宽度w1大了约 2nm至约6nm。由于隔离结构106在等向蚀刻制程中具有抗蚀刻性，直接位于弧形部分下的切割金属栅极沟槽146的底部仍具有宽度w1(见图16D)。

在图3B的方法300的步骤322中，将一或多种介电材料填入切割金属栅极沟槽146，以形成介电鳍状物122的中间部件(如部件122d)，其连接介电鳍状物122的部件122b与122c。如图17A至17E所示，介电鳍状物122 可视作被栅极堆叠112b分成两部分，其中部件122a位于栅极堆叠112b的一侧上，而部件122b、122c、与122d连续地延伸于栅极堆叠112b的另一侧上。此外，介电鳍状物122将栅极堆叠122a分成两部分，且部件122d夹设于今属栅极的分开部分之间。由于栅极堆叠112a含有金属化材料，部件122d 可不含活化化学成分如氧。在所述实施例中，部件122d可包含氮化硅且不具有氧或氧化物。值得注意的是，由于高介电常数的介电层108包含氧，一些氧成分最后可扩散至部件122d的一些部分中。然而，此扩散氧通常局限于部件122d的下侧部分。在一些实施例中，部件122d可包含一些氧化物于其内侧部分。在一些实施例中，部件122d与部件122b及122c可包括不同的介电材料。在其他实施例中，部件122d与部件122b及122c可包括相同的介电材料，以形成一个一致的介电材料鳍状物于于栅极堆叠112b的其他侧上。介电材料的沉积方法可采用化学气相沉积、物理气相沉积、原子层沉积、或其他合适方法。在此实施例中，部件122d的沉积方法可采用原子层沉积，以确保完全填入切割金属栅极沟槽146。在步骤322时，盖层142维持覆盖栅极堆叠112a与112b的上表面，以在填入部件122d时保护栅极堆叠免于污染或氧化。图18A至18D显示另一实施例中的半导体装置100，其中切割金属栅极沟槽146具有弧形的中间部分(见图16C)，且介电鳍状物 122的部件122d亦随的具有弧状的中间部分。

在图3B的方法300的步骤324中，进行一或多道化学机械平坦化制程以移除多余的介电材料(切割金属栅极沟槽146的外的部分)与盖层142。在一实施例中，步骤324可使导电层110与介电鳍状物122凹陷至所需的高介电常数介电层-金属栅极的高度。在一或多道化学机械平坦化制程之后，露出介电鳍状物122的部件122d的上表面。上述步骤形成的结构与图1A至 2E所示的结构类似。

在图3B的方法300的步骤326中，进行额外步骤以完成制作半导体装置100。举例来说，方法300可形成接点与通孔以电性连接图1A的源极/漏极结构114及栅极堆叠112，并形成金属内连线以连接多种晶体管，以形成完整的集成集成电路。

本发明的一或多个实施例对半导体装置与其形成方法提供许多优点，但不局限于此。举例来说，本发明实施例提供自对准的切割金属栅极方法。在形成介电鳍状物时可定义切割金属栅极沟槽的部分，因此对切割金属栅极制程中的微影与蚀刻步骤所导入的对不准与层叠问题不敏感。这对尺寸缩小的装置而言特别有用。此外，本发明实施例可轻易整合至现有半导体形成制程中。

本发明一例示性的实施例关于方法。方法包括提供结构，其具有基板、自基板延伸的第一半导体鳍状物与第二半导体鳍状物、以及第一半导体鳍状物与第二半导体鳍状物之间的介电鳍状物；形成暂时栅极于第一半导体鳍状物、第二半导体鳍状物、与介电鳍状物的顶部及侧壁上；形成多个栅极间隔物于该暂时栅极的侧壁上；移除栅极间隔物之间的介电鳍状物的第一部分与暂时栅极；形成栅极于栅极间隔物之间及第一半导体鳍状物及第二半导体鳍状物的顶部与侧壁上，其中介电鳍状物物理接触栅极的侧壁；移除介电鳍状物的第二部分，以露出栅极的侧壁；以及经由栅极的露出侧壁对栅极进行蚀刻制程，以将栅极分成第一栅极部件与第二栅极部件，第一栅极部件接合第一半导体鳍状物，且第二栅极部件接合第二半导体鳍状物。在一些实施例中，方法还包括在移除介电鳍状物的第二部分之前，形成介电层于栅极上。在一些实施例中，形成介电层的步骤包括：使栅极间隔物之间的栅极顶部凹陷；沉积介电层于栅极顶部上；以及进行化学机械平坦化制程，使介电层凹陷并露出介电鳍状物的上表面。在一些实施例中，移除介电鳍状物的第二部分之后，保留介电层与栅极间隔物。在一些实施例中，蚀刻制程包括非等向蚀刻制程。在一些实施例中，蚀刻制程包括等向蚀刻制程。在一些实施例中，蚀刻制程包括斜向等离子体蚀刻制程。在一些实施例中，蚀刻制程还包括斜向等离子体蚀刻制程之后的干蚀刻制程。在一些实施例中，移除暂时栅极与介电鳍状物的第一部分的步骤包括非等向蚀刻制程，以保留直接位于栅极间隔物下的介电鳍状物的其他部分。在一些实施例中，介电鳍状物的宽度小于第一半导体鳍状物的宽度与第二半导体鳍状物的宽度。在一些实施例中，介电鳍状物的最顶部高于第一半导体鳍状物与第二半导体鳍状物的最顶部。在一些实施例中，形成介电鳍状物的步骤包括：沉积隔离结构于基板及第一半导体鳍状物与第二半导体鳍状物的侧壁上；使位于第一半导体鳍状物与第二半导体鳍状物的两个相对侧壁上的隔离结构的两部分之间形成沟槽；以及沉积介电鳍状物于沟槽中。

本发明另一实施例关于方法。方法包括提供结构，其具有基板与向上凸起高于基板的介电鳍状物；形成第一间隔物层与第二间隔物层于介电鳍状物上，其中第一间隔物层与第二间隔物层具有两个相对侧壁；移除两个相对侧壁之间的介电鳍状物的一部分；形成栅极结构于两个相对侧壁之间；沉积盖层于栅极结构上；移除介电鳍状物的另一部分，以露出栅极结构的多个侧壁；以及在栅极结构的侧壁上进行横向蚀刻制程，以将栅极结构分成两部分。在一些实施例中，介电鳍状物与盖层具有不同的材料组成。在一些实施例中，介电鳍状物包括氮化物，而盖层包括氧化锆。在一些实施例中，横向蚀刻制程包括采用溴化氢的等离子体蚀刻。在一些实施例中，方法还包括将介电材料填入栅极结构的两部分之间，而盖层保留于栅极结构上。

本发明又一实施例关于半导体结构。半导体结构包括基板；自基板延伸的第一半导体鳍状物与第二半导体鳍状物；隔离结构，位于基板上及第一半导体鳍状物与第二半导体鳍状物的侧壁上；第一高介电常数的介电层与金属栅极及第二高介电常数的介电层与金属栅极，其中第一高介电常数的介电层与金属栅极位于第一半导体鳍状物上，而第二高介电常数的介电层与金属栅极位于第二半导体鳍状物上；以及介电鳍状物，位于第一半导体鳍状物与第二半导体鳍状物之间，介电鳍状物的中间部分物理接触第一高介电常数的介电层与金属栅极及第二高介电常数的介电层与金属栅极，而介电鳍状物的底部埋置于隔离结构中。在一些实施例中，介电鳍状物的中间部分与其他部分具有不同材料组成。在一些实施例中，介电鳍状物的中间部分的宽度大于介电鳍状物的其他部分的宽度。