阅读说明：本技术 一种晶振校准方法和系统 (Crystal oscillator calibration method and system ) 是由 胡阳 张鹏 张艳 周戌初 王英微 于 2019-10-14 设计创作，主要内容包括：本发明提供一种晶振校准方法,包含步骤：S1、转换接收串行参考脉冲信号为并行参考脉冲信号；S2、根据并行参考脉冲信号,对晶振输出时钟信号的频差进行监测,得到N个频差值；S3、筛选N个频差值,根据筛选后的频差值计算得到频差调整值,当频差调整值大于第一频差阈值进入S4,当频差调整值大于第二频差阈值且小于第一频差阈值进入S5,当频差调整值小于第二频差阈值结束晶振校准；S4、根据频差调整值,通过开环调整DA模块的输入值,进入S6；S5、根据频差调整值,通过闭环调整DA模块的输入值,进入S6；S6、根据M路并行参考脉冲信号对晶振输出时钟信号的频差进行一次监测,得到一个频差值,用该频差值更新N个频差值,进入S3。(The invention provides a crystal oscillator calibration method, which comprises the following steps: s1, converting the received serial reference pulse signal into a parallel reference pulse signal; s2, monitoring the frequency difference of the clock signal output by the crystal oscillator according to the parallel reference pulse signal to obtain N frequency difference values; s3, screening N frequency difference values, calculating to obtain a frequency difference adjustment value according to the screened frequency difference values, entering S4 when the frequency difference adjustment value is larger than a first frequency difference threshold value, entering S5 when the frequency difference adjustment value is larger than a second frequency difference threshold value and smaller than the first frequency difference threshold value, and finishing crystal oscillator calibration when the frequency difference adjustment value is smaller than the second frequency difference threshold value; s4, adjusting the input value of the DA module through open loop according to the frequency difference adjustment value, and entering S6; s5, adjusting the input value of the DA module through a closed loop according to the frequency difference adjustment value, and entering S6; s6, monitoring the frequency difference of the clock signal output by the crystal oscillator once according to the M paths of parallel reference pulse signals to obtain a frequency difference value, updating the N frequency difference values by using the frequency difference value, and entering S3.)

一种晶振校准方法和系统

技术领域

本发明涉及数字通信领域，具体涉及一种晶振校准方法和系统。

背景技术

频率标准是时统设备的心脏，由于对站间同步和时统设备守时的要求提高，对用于时统设备的频率标准的要求也越来越高。以往时统设备大多配置高稳石英晶体频率标准，由于受其准确度的限制以及需要较长的开机预热过程等问题，对于高精度需求场合，单一的石英晶体频率标准已不能满足要求。因此，组合型频率标准便应运而生。组合型频率标准就是将有不同性能优势的频率标准，采用电子电路组合成比单个频率标准性能指标更为优良的频率标准，即可驯钟技术。例如，时统设备曾采用过用铷原子频率标准输出的标准频率信号锁定高短稳石英晶体频率标准，使其输出的信号既有高频率准确度，又有良好的短期频率稳定度。组合型频率标准是在现有频率标准无法满足时统设备对标准频率信号指标的全面要求的情况下采用的。它可发挥参加组合的不同频率标准在某个或某些指标方面的优势，如石英晶体频率标准秒以下的频率稳定度好、铯原子频率标准准确度高、氢原子频率标准10s以上的频率稳定度好等。近年来，又出现了另一种组合形式，即将频率标准与精密校频接收机相结合，利用接收到的标准时间频率信号校准本地频率标准的频率，使其保持较高的准确度。如GPS可驯石英晶振、GPS可驯铷钟等。众所周知，石英晶体频率标准由于受晶体老化等因素的影响，其输出频率有较大的老化率，并且其重现性也较差。铷原子频率标准的重现性是原子频率标准中最差者，而且其漂移率也是最大的。这种组合型频率标准就是接收GPS、GLONASS(全球卫星导航系统GLOBAL NAVIGATION SATELLITE SYSTEM)、我国的北斗、长波等标准时间频率信号，使本地频率标准的频率跟踪这些信号从而减小重现性、老化或漂移对频率标准的影响。目前，随着GPS技术的发展和应用，利用GPS的优良特性来控制本地振荡器的可驯钟技术也得到了深入研究和广泛使用。而能提供高精度时间频率源的其他系统如俄罗斯的GLONASS、我国的北斗以及长波等都因各自的原因而没能得到广泛应用。

现有的文献对高精度晶振校准方法进行了研究。文献1(薛毅聪，龚航，刘增军，朱祥维，基于GNSS的晶振驯服方法分析[J].全球定位系统，2017,4(42):38-42.)给出了多种晶振驯服的滤波方法，并对比了各种方法所能达到的短稳和长稳精度。但几种方法只给出了仿真试验结果，同时驯服时间均较长达到了小时级别。文献2(王红建，王玲，黄文德，刘志俭.OCXO高精度时间维持的自适应修正算法[J].传感器与微系统，2018,4(37):132-125)提出的OCXO驯服系统的自适应控制模型和增广最小二乘算法长期稳定度可达到3×10-11量级，但同样存在收敛时间过长的问题。专利1(晶振快速驯服和保持算法设计，CN201710399454，2017)提供了一种晶振拟合、跟踪和保持算法，该方法可以使晶振的频率准确度达到1.71e-11的量级，并且具备失锁保持功能，但存在驯服时间偏长的问题，无法满足快速校准的需求。专利2(一种基于SOPC技术的晶振驯服方法和系统，CN201610209614，2016)提出了一种基于SOPC技术的晶振驯服系统，具备相位补偿、老化温度补偿等功能，但并未提及该方法所能达到的校准精度的所需的校准时间。

发明内容

本发明的目的是为了克服现有技术中存在的不足，提供了一种针对压控晶振的快速校准方法，通过参考脉冲生成模块生成的参考脉冲信号，通过开环调整和闭环调整相结合的方式，快速校准晶振频率。

为了达到上述目的，本发明提供一种晶振校准方法，包含步骤：

S1、接收一路串行的参考脉冲信号，根据晶振输出的时钟信号对所述串行的参考脉冲信号进行采样，转换串行的参考脉冲信号为M路并行参考脉冲信号，分别为第一路并行参考脉冲信号至第M路并行参考脉冲信号；

S2、根据所述M路并行参考脉冲信号，对晶振输出时钟信号的频差进行N次监测，得到N个频差值ΔF_i，i∈[1,N]；其中N为设定的监测总次数；

S3、筛选所述N个频差值，根据筛选后的频差值计算得到频差调整值；当所述频差调整值大于预设的第一频差阈值，进入S4；当频差调整值大于预设的第二频差阈值且小于所述第一频差阈值，进入S5；当频差调整值小于第二频差阈值，晶振输出的时钟信号达到要求的精度，结束晶振校准；其中第二频差阈值小于第一频差阈值；

S4、根据所述频差调整值，通过开环调整DA模块的输入值，晶振根据DA模块输出的模拟电压信号输出对应的时钟信号；进入S6；

S5、根据所述频差调整值，通过锁相环滤波器闭环调整DA模块的输入值，晶振根据DA模块输出的模拟电压信号输出对应的时钟信号；进入S6；

S6、根据M路并行参考脉冲信号对晶振输出时钟信号的频差进行一次监测，得到一个频差值，用该频差值更新所述N个频差值；进入S3。

所述步骤S2具体包含：

S21、监测所述M路并行参考脉冲信号，从当前时间开始，当监测到M路并行参考脉冲信号出现第一个脉冲时，记录数值m_0,i，复位计数器；其中m_0,i∈[1,M]，m_0,i表示第i次监测时所监测到的第一个脉冲属于第m₀路并行参考脉冲信号；i为监测的次数，i∈[1,N]，N为设定的监测总次数；

S22、计数器以晶振输出的时钟信号的频率f进行记数，每经过一个时长1/f，计数器的计数值加1；

S23、当监测到M路并行参考脉冲信号出现第二个脉冲时，记录数值m_1,i；其中m_1,i∈[1,M]，m_1,i表示第i次监测时所监测到的第二个脉冲属于第m₁路并行参考脉冲信号；

S24、计算得到ΔF_i＝cnt+(m_1,i-m_0,i)；其中cnt为计数器在所述第二个脉冲出现时的计数值，ΔF_i为第i次监测得到的频差值。

步骤S3具体包含：

S31、计算k时刻的频差平均值ΔF_mean(k)、频差均方根ΔF_std(k)，其中

S32、设定频差筛选阈值ΔF_th，当频差值ΔF_i满足ΔF_i-ΔF_mean(k)-ΔF_std(k)>ΔF_th，删除该频差值ΔF_i，i∈[1,N]；

S33、计算得到k时刻的频差调整值

为ΔF₁～ΔF_N中所有未被删除频差值的均值；

S34、当

大于预设的第一频差阈值，进入S4；当

大于预设的第二频差阈值且小于所述第一频差阈值，进入S5；当

小于第二频差阈值，晶振输出的时钟信号达到要求的精度，结束晶振校准；其中第二频差阈值小于第一频差阈值。

所述步骤S4具体包含：

S41、计算

表示k时刻的转换比率；

S42、计算

其中

ΔV_DA(k)为k时刻DA模块输入值的调整量；K_k为k时刻晶振压控端电压值与晶振输出的时钟信号频率的比值；

S43、计算得到V_DA(k)＝V_DA(k-1)+ΔV_DA(k)；V_DA(k)为k时刻DA模块的输入值，V_DA(k-1)为k-1时刻DA模块的输入值；

S44、晶振根据DA模块输出的模拟电压信号输出对应的时钟信号；进入S6。

所述步骤S5具体包含：

S51、将k时刻的频差调整值

作为锁相环滤波器的输入，得到k时刻锁相环滤波器的输出

其中c₁,c₂,c₃为环路参数，pll_x(k)、pll_y(k)、pll_z(k)为k时刻锁相环滤波器的计算中间量，

pll_z(k)＝pll_z(k-1)+pll_y(k)；

S52、计算

表示k时刻的转换比率；

S53、计算ΔV_DA(k)＝K_k×pll_out(k)，其中

ΔV_DA(k)为k时刻DA模块输入值的调整量；K_k为k时刻晶振压控端电压值与晶振输出的时钟信号频率的比值；

S54、计算得到V_DA(k)＝V_DA(k-1)+ΔV_DA(k)；V_DA(k)为k时刻DA模块的输入值，V_DA(k-1)为k-1时刻DA模块的输入值；

S55、晶振根据DA模块输出的模拟电压信号输出对应的时钟信号；进入S6。

所述步骤S6具体包含：

S61、监测所述M路并行参考脉冲信号，从当前时间开始，当监测到M路并行参考脉冲信号出现第一个脉冲时，记录数值m₀，复位计数器；其中m₀∈[1,M]，m₀表示所述第一个脉冲属于第m₀路并行参考脉冲信号；

S62、计数器以晶振输出的时钟信号的频率f进行记数，每经过一个时长1/f，计数器的计数值加1；

S63、当监测到M路并行参考脉冲信号出现第二个脉冲时，记录数值m₁；其中m₁∈[1,M]，m₁表示所述第二个脉冲属于第m₁路并行参考脉冲信号；

S64、计算得到该次监测的频差值ΔF′＝cnt+(m₁-m₀)；其中cnt为计数器在所述第二个脉冲出现时的计数值；

S65、用ΔF_i+1更新ΔF_i，i∈[1,N-1]；用ΔF′更新ΔF_N；得到更新后的N个频差值ΔF₁～ΔF_N；进入S3。

一种晶振校准系统，用于实现本发明所述的晶振校准方法，包含：参考脉冲生成模块、高精度脉冲测量单元、频差监测单元、频差筛选单元、DA模块、晶振；

所述参考脉冲生成模块用于生成一路串行的参考脉冲信号；

所述高精度脉冲测量单元连接参考脉冲生成模块、晶振输出端，用于根据晶振输出的时钟信号对所述参考脉冲信号进行采样，转换所述一路串行的参考脉冲信号为M路并行参考脉冲信号；

所述频差监测单元连接高精度脉冲测量单元、晶振输出端，用于根据根据M路并行参考脉冲信号测量晶振的输出时钟信号的频差值；

所述频差筛选单元连接所述频差监测单元，用于筛选所述频差值，并根据筛选后的频差值计算生成频差调整值；

所述调整模块连接设置在DA模块的输入端和所述频差筛选单元之间，用于根据所述频差调整值修正DA模块的输入值；

所述DA模块根据所述DA模块的输入值生成对应的模拟量电压信号；

晶振压控端连接所述DA模块的输出端，晶振根据根据DA模块输出的模拟量电压信号生成对应的时钟信号。

所述调整模块包含：

开环调整单元，连接设置在所述频差筛选模块和DA模块之间，采用开环调整方法，根据所述频差值调整值修正DA模块的输入值；

闭环调整单元，连接设置在所述频差筛选模块和DA模块之间，采用闭环调整方法，根据所述频差调整值修正DA模块的输入值。

与现有技术相比，本发明以参考脉冲生成模块生成的参考脉冲信号为基准，通过开环调整和闭环调整相结合的方式，快速校准晶振频率，提升晶振输出的时钟信号的的准确度、稳定度，降低了晶振老化、温度变化对晶振输出时钟信号准确度的影响。

附图说明

为了更清楚地说明本发明技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图：

图1为本发明的晶振校准方法流程图；

图2为本发明的应用实施例中晶振校准系统的结构图；

图3为本发明应用实施例中的锁相环滤波器电路框图；

图中：

1、参考脉冲生成模块；2、高精度脉冲测量单元；3、频差监测单元；4、频差筛选单元；51、开环调整单元；52、闭环调整单元；6、DA模块；7、晶振；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了达到上述目的，本发明提供一种晶振校准方法，如图1所示，包含步骤S1～S6：

S1、接收一路串行的参考脉冲信号，根据晶振输出的时钟信号对所述串行的参考脉冲信号进行采样，转换串行的参考脉冲信号为M路并行参考脉冲信号。分别为第一路并行参考脉冲信号至第M路并行参考脉冲信号。

在本发明的应用实施例中，采用导航接收机生成串行的参考脉冲信号，所用的晶振7为100MHz的压控晶振。

在本发明的应用实施例中，M＝8，对所述串行的参考脉冲进行采样的频率为800MHz,采样精度可达1.25ns。

S2、根据所述M路并行参考脉冲信号，对晶振输出时钟信号的频差进行N次监测，得到N个频差值ΔF_i，i∈[1,N]；其中N为设定的监测总次数；

所述步骤S2具体包含：

S21、监测所述M路并行参考脉冲信号，从当前时间开始，当监测到M路并行参考脉冲信号出现第一个脉冲时，记录数值m_0,i，复位计数器；其中m_0,i∈[1,M]，m_0,i表示第i次监测时所监测到的第一个脉冲属于第m₀路并行参考脉冲信号；i为监测的次数，i∈[1,N]，N为设定的监测总次数；

S22、计数器以晶振输出的时钟信号的频率f进行记数，每经过一个时长1/f，计数器的计数值加1；

S23、当监测到M路并行参考脉冲信号出现第二个脉冲时，记录数值m_1,i；其中m_1,i∈[1,M]，m_1,i表示第i次监测时所监测到的第二个脉冲属于第m₁路并行参考脉冲信号；

S24、计算得到ΔF_i＝cnt+(m_1,i-m_0,i)；其中cnt为计数器在所述第二个脉冲出现时的计数值，ΔF_i为第i次监测得到的频差值。

S3、筛选所述N个频差值，根据筛选后的频差值计算得到频差调整值；当所述频差调整值大于预设的第一频差阈值，进入S4；当频差调整值大于预设的第二频差阈值且小于所述第一频差阈值，进入S5；当频差调整值小于第二频差阈值，晶振输出的时钟信号达到要求的精度，结束晶振7校准；其中第二频差阈值小于第一频差阈值；

步骤S3具体包含：

S31、计算k时刻的频差平均值ΔF_mean(k)、频差均方根ΔF_std(k)，其中

S32、设定频差筛选阈值ΔF_th，当频差值ΔF_i满足ΔF_i-ΔF_mean(k)-ΔF_std(k)>ΔF_th，删除该频差值ΔF_i，i∈[1,N]；

S33、计算得到k时刻的频差调整值为ΔF₁～ΔF_N中所有未被删除频差值的均值；

S34、当

大于预设的第一频差阈值，进入S4；当

大于预设的第二频差阈值且小于所述第一频差阈值，进入S5；当

小于第二频差阈值，晶振输出的时钟信号达到要求的精度，结束晶振校准；其中第二频差阈值小于第一频差阈值。

S4、根据所述频差调整值，通过开环调整DA模块6的输入值，晶振7根据DA模块6输出的模拟电压信号输出对应的时钟信号；进入S6；

所述步骤S4具体包含：

S41、计算

表示k时刻的转换比率；

S42、计算

其中

ΔV_DA(k)为k时刻DA模块输入值的调整量；K_k为k时刻晶振压控端电压值与晶振输出的时钟信号频率的比值；

S43、计算得到V_DA(k)＝V_DA(k-1)+ΔV_DA(k)；V_DA(k)为k时刻DA模块6的输入值，V_DA(k-1)为k-1时刻DA模块6的输入值；

S44、晶振7根据DA模块6输出的模拟电压信号输出对应的时钟信号；进入S6。

S5、根据所述频差调整值，通过锁相环滤波器闭环调整DA模块6的输入值，(锁相环滤波器的电路框图如图3所示)，晶振7根据DA模块6输出的模拟电压信号输出对应的时钟信号；进入S6；

所述步骤S5具体包含：

S51、将k时刻的频差调整值作为锁相环滤波器的输入，得到k时刻锁相环滤波器的输出

其中c₁,c₂,c₃为环路参数，pll_x(k)、pll_y(k)、pll_z(k)为k时刻锁相环滤波器的计算中间量，

pll_z(k)＝pll_z(k-1)+pll_y(k)；

S52、计算

表示k时刻的转换比率；

S53、计算ΔV_DA(k)＝K_k×pll_out(k)，其中

ΔV_DA(k)为k时刻DA模块输入值的调整量；K_k为k时刻晶振压控端电压值与晶振输出的时钟信号频率的比值；

S54、计算得到V_DA(k)＝V_DA(k-1)+ΔV_DA(k)；V_DA(k)为k时刻DA模块6的输入值，V_DA(k-1)为k-1时刻DA模块6的输入值；

S55、晶振7根据DA模块输出的模拟电压信号输出对应的时钟信号；进入S6。

S6、根据M路并行参考脉冲信号对晶振输出时钟信号的频差进行一次监测，得到一个频差值，用该频差值更新所述N个频差值；进入S3。

所述步骤S6具体包含：

S61、监测所述M路并行参考脉冲信号，从当前时间开始，当监测到M路并行参考脉冲信号出现第一个脉冲时，记录数值m₀，复位计数器；其中m₀∈[1,M]，m₀表示所述第一个脉冲属于第m₀路并行参考脉冲信号；

S62、计数器以晶振输出的时钟信号的频率f进行记数，每经过一个时长1/f，计数器的计数值加1；

S63、当监测到M路并行参考脉冲信号出现第二个脉冲时，记录数值m₁；其中m₁∈[1,M]，m₁表示所述第二个脉冲属于第m₁路并行参考脉冲信号；

S64、计算得到该次监测的频差值ΔF′＝cnt+(m₁-m₀)；其中cnt为计数器在所述第二个脉冲出现时的计数值；

S65、用ΔF_i+1更新ΔF_i，i∈[1,N-1]；用ΔF′更新ΔF_N；得到更新后的N个频差值ΔF₁～ΔF_N；进入S3。

本发明还提供一种晶振校准系统，用于实现本发明所述的晶振校准方法，在本发明的应用实施例中，所述晶振校准系统基于FPGA实现。如图2所示，所述晶振校准系统包含：参考脉冲生成模块1、高精度脉冲测量单元2、频差监测单元3、频差筛选单元4、DA模块6、晶振7。

所述参考脉冲生成模块1用于生成一路串行的参考脉冲信号。

所述高精度脉冲测量单元2连接参考脉冲生成模块1、晶振输出端，用于根据晶振输出的时钟信号对所述参考脉冲信号进行采样，转换所述一路串行的参考脉冲信号为M路并行参考脉冲信号。优选的，所述高精度脉冲测量单元2由FPGA的serdes模块实现。

所述频差监测单元3连接高精度脉冲测量单元2、晶振输出端，用于根据根据M路并行参考脉冲信号测量晶振输出时钟信号的频差值。

所述频差筛选单元4连接所述频差监测单元3，用于筛选所述频差值，并根据筛选后的频差值计算生成频差调整值。

所述调整模块连接设置在DA模块6的输入端和所述频差筛选单元4之间，用于根据所述频差调整值修正DA模块6的输入值。

所述调整模块包含：

开环调整单元51，连接设置在所述频差筛选模块和DA模块6之间，采用开环调整方法，根据所述频差值调整值修正DA模块6的输入值。

闭环调整单元52，连接设置在所述频差筛选模块和DA模块6之间，采用闭环调整方法，根据所述频差调整值修正DA模块6的输入值。优选的，所述闭环调整单元52为锁相环滤波器。

所述DA模块6根据所述DA模块6的输入值生成对应的模拟量电压信号。

晶振压控端连接所述DA模块6的输出端，晶振根据DA模块6输出的模拟量电压信号生成对应的时钟信号。

在本发明的实施例中，参考脉冲信号的输入精度在正负50ns，晶振初始频差15Hz，晶振稳定度5×10^-8。通过本发明的晶振校准方法可以在60s内将该晶振准确度和稳定度调整至2×10^-9水平，120s内将该晶振准确度和稳定度调整至5×10^-10水平。可以看出相对于同类系统，本发明在有获得高精度晶振输出的同时，极大的缩短了晶振7的调整时间。

与现有技术相比，本发明以参考脉冲生成模块1生成的参考脉冲信号为基准，通过开环调整和闭环调整相结合的方式，快速校准晶振频率，提升晶振输出的时钟信号的的准确度、稳定度，降低了晶振7老化、温度变化对晶振输出时钟信号准确度的影响。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。