阅读说明：本技术 时钟相位控制电路、方法、功率放大装置及音频设备 (Clock phase control circuit, clock phase control method, power amplification device and audio equipment ) 是由 刘�东 姚炜 于 2020-04-09 设计创作，主要内容包括：本申请涉及集成电路时钟控制技术领域,涉及一种时钟相位控制电路、方法、功率放大装置及音频设备,所述电路包括：接口模块,用于基于接收的第一时钟信号和时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；时钟产生模块用于基于接收的第二时钟信号和所述时钟使能信号生成系统时钟信号；相位控制模块用于基于接收的所述时钟相位控制信号生成相位延迟控制信号；时钟分频触发模块,用于基于接收的所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；时钟分频器,用于基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号生成工作时钟信号,实现对后一级电路时钟相位的精准控制。(The application relates to the technical field of integrated circuit clock control, and relates to a clock phase control circuit, a clock phase control method, a power amplification device and audio equipment, wherein the circuit comprises: an interface module for generating a clock enable signal and a clock phase control signal based on the received first clock signal and the clock phase parameter setting signal; the clock generation module is used for generating a system clock signal based on the received second clock signal and the clock enable signal; the phase control module is used for generating a phase delay control signal based on the received clock phase control signal; a clock division trigger module for generating a clock division trigger signal based on the received second clock signal and the phase delay control signal; and the clock frequency divider is used for generating a working clock signal based on the received system clock signal, the phase delay control signal and the clock frequency division trigger signal so as to realize accurate control on the clock phase of the next-stage circuit.)

时钟相位控制电路、方法、功率放大装置及音频设备

技术领域

本申请涉及集成电路时钟控制技术领域，特别是涉及一种时钟相位控制电路、方法、功率放大装置及音频设备。

背景技术

随着多媒体智能设备的发展和人们生活智能化水平的提高，音频系统中一般会采用多个音频功放来实现立体声效果，多个音频功放通过同一个集成电路(Inter-Integrated Circuit，I2C)总线进行控制，逐一启动，即每个音频功放的启动有先后；并且，不同音频功放中的BOOST升压转换电路的工作时钟与集成电路音频总线(InterIC SoundBus，I2S)中帧时钟WS的频率一般不成整数倍关系。

然而，传统的立体声设备中，音频功放中的BOOST升压转换电路切换时会抽取很大的电流，尤其是在多个音频功放中的BOOST升压转换电路同向切换的情况下，该多个音频功放中的BOOST升压转换电路同时抽取大电流，可能导致立体声设备中电池的峰值电流过大，极易在该电池电量偏低时造成立体声设备自动关机。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种能够控制后一级电路时钟相位延迟的时钟相位控制电路、方法、功率放大装置及音频设备。

本申请的第一方面提供一种时钟相位控制电路，包括：

接口模块，用于接收第一时钟信号和时钟相位参数设置信号，并根据所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；

时钟产生模块，与所述接口模块连接，用于接收第二时钟信号和所述时钟使能信号，并根据所述第二时钟信号和所述时钟使能信号生成系统时钟信号；

相位控制模块，与所述接口模块连接，用于接收所述时钟相位控制信号并根据所述时钟相位控制信号生成相位延迟控制信号；

时钟分频触发模块，用于接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；

时钟分频器，分别与所述时钟产生模块、所述相位控制模块及所述时钟分频触发模块连接，用于接收所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号，并根据所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号生成工作时钟信号，所述工作时钟信号用于控制后一级电路的相位延迟。

于上述实施例中的时钟相位控制电路中，可以基于接口模块接收第一时钟信号和时钟相位参数设置信号，并根据所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；利用时钟产生模块基于接收的第二时钟信号和所述时钟使能信号生成系统时钟信号；设置相位控制模块根据接收的所述时钟相位控制信号生成相位延迟控制信号；设置时钟分频触发模块接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；使得时钟分频器基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号可以生成工作时钟信号，利用所述工作时钟信号控制后一级电路产生预设的相位延迟，以实现对后一级电路工作时钟相位的精准控制。

在其中一个实施例中，所述接口模块被配置为：基于接收的不同的时钟相位参数设置信号生成不同的时钟相位控制信号；所述相位控制模块被配置为：基于接收的不同的时钟相位控制信号生成不同的时钟分频触发信号以控制所述时钟分频器生成不同频率的工作时钟信号。

于上述实施例中的时钟相位控制电路中，通过向所述接口模块输入不同的时钟相位参数设置信号使得所述接口模块生成不同的时钟相位控制信号，进而使得所述相位控制模块基于接收的不同的时钟相位控制信号生成不同的时钟分频触发信号以控制所述时钟分频器生成不同频率的工作时钟信号。实现了根据不同的配置参数来改变时钟相位控制电路输出的工作时钟信号的频率，能够在控制后一级电路的相位延迟的同时满足不同应用场景的不同频率需求。

在其中一个实施例中，所述时钟分频触发模块包括：

计数器单元，用于接收所述第二时钟信号并根据所述第二时钟信号生成计数周期值信号；

时序控制单元，分别与所述计数器单元、所述相位控制模块连接，用于接收所述计数周期值信号及所述相位延迟控制信号，并根据所述计数周期值信号及所述相位延迟控制信号生成所述时钟分频触发信号。

于上述实施例中的时钟相位控制电路中，由于时钟产生模块基于接收的第二时钟信号和时钟使能信号生成系统时钟信号，时钟分频器生成的所述工作时钟信号是基于该系统时钟信号生成的，通过设置计数器单元基于接收的所述第二时钟信号生成计数周期值信号，可以设置计数器单元的计数周期值，使得计数器单元在基于接收的所述第二时钟信号获取的计数值达到预设的计数周期值时，计数器单元可以向时序控制单元提供计数周期值信号，使得所述时序控制单元生成时钟分频触发信号，以触发所述时钟分频器生成工作时钟信号，利用该工作时钟信号控制后一级电路产生预设的相位延迟，实现对后一级电路工作时钟相位的精准控制。

在其中一个实施例中，所述计数器单元被配置为：

获取所述工作时钟信号的最小周期值的整数倍作为所述计数器单元的计数周期值；

当所述计数器单元的计数值达到所述计数周期值时，所述计数器单元生成所述计数周期值信号。

于上述实施例中的时钟相位控制电路中，可以设置计数器单元获取接收的第二时钟信号中的帧数量，在所述数量达到一预设的值时输出计数周期值信号，使得时序控制单元基于所述计数周期值信号、所述相位延迟控制信号生成所述时钟分频触发信号。可以设置所述时钟分频触发信号为周期性脉冲信号，所述时钟分频触发信号的周期值为所述工作时钟信号的周期值的整数倍，使得所述时钟分频触发信号可以触发所述时钟分频器生成工作时钟信号，利用该工作时钟信号控制后一级电路产生预设的相位延迟，实现对后一级电路工作时钟相位的精准控制。

在其中一个实施例中，所述时钟分频触发模块包括帧时钟分频器，所述帧时钟分频器用于接收所述第二时钟信号及所述相位延迟控制信号，并根据所述第二时钟信号及所述相位延迟控制信号生成所述时钟分频触发信号。可以设置帧时钟分频器对接收的所述第二时钟信号进行分频以得到周期性的时钟分频触发信号，可以通过设置该时钟分频触发信号的周期值，使得时钟分频器可以识别该时钟分频触发信号的上升沿或下降沿以生成所述工作时钟信号，利用该工作时钟信号控制后一级电路产生预设的相位延迟，实现对后一级电路工作时钟相位的精准控制。

在其中一个实施例中，所述帧时钟分频器被配置为：

获取所述第二时钟信号的2^N分频信号作为所述时钟分频触发信号，N为正整数；

其中，记所述第二时钟信号的频率为fs，记所述工作时钟信号的频率值为f，记所述时钟分频触发信号的周期值为所述工作时钟信号的周期值的M倍，M为正整数，则N根据以下公式计算：

于上述实施例中的时钟相位控制电路中，记所述工作时钟信号的频率值为f时，设置帧时钟分频器获取接收的所述第二时钟信号的2^N分频信号作为所述时钟分频触发信号，N为正整数，并设置所述时钟分频触发信号的周期值为所述工作时钟信号的周期值的M倍，M为正整数，使得所述时钟分频触发模块可以基于所述第二时钟信号获取时钟分频触发信号，使得时钟分频器可以识别该时钟分频触发信号的上升沿或下降沿以生成所述工作时钟信号，利用该工作时钟信号控制后一级电路产生预设的相位延迟，实现对后一级电路工作时钟相位的精准控制。

在其中一个实施例中，所述时钟相位控制电路还包括：

复位单元，与所述时钟分频触发模块连接，用于向所述时钟分频触发模块提供复位信号，以对所述计数器单元进行复位；及/或

异常复位模块，与所述时钟分频器连接，用于向所述时钟分频器提供异常复位信号，以对所述时钟分频器进行复位。

于上述实施例中的时钟相位控制电路中，通过设置复位单元与所述时钟分频触发模块连接，用于向所述时钟分频触发模块提供复位信号，以对所述时钟分频触发模块复位，使得用户可以基于复位单元向所述时钟分频触发模块提供复位信号，避免时钟相位控制电路内部异常导致帧时钟信号计数器异常。通过设置异常复位模块与所述时钟分频器连接，用于向所述时钟分频器提供异常复位信号，以对所述时钟分频器进行复位，在所述时钟分频器中出现锁相环失锁或I2S采样率设置错误时可以触发所述时钟分频器复位。

在其中一个实施例中，所述第一时钟信号为I2C总线的时钟信号；所述第二时钟信号为I2S总线的时钟信号。通过利用I2C总线的时钟信号和I2S总线的时钟信号分别作为时钟相位控制电路的第一时钟信号和第二时钟信号，使得所述时钟相位控制电路输出工作时钟信号以控制后一级电路的相位延迟，优化时钟相位控制电路的结构及布局的同时，减小了时钟相位控制电路的实施难度及实施成本。

本申请的第二方面提供一种功率放大装置，包括：

升压转换电路；及

任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路输出的所述工作时钟信号用于控制所述升压转换电路的相位延迟。

于上述实施例中的功率放大装置中，可以基于接口模块接收第一时钟信号和时钟相位参数设置信号，并根据所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；利用时钟产生模块基于接收的第二时钟信号和所述时钟使能信号生成系统时钟信号；设置相位控制模块根据接收的所述时钟相位控制信号生成相位延迟控制信号；设置时钟分频触发模块接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；使得时钟分频器基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号可以生成工作时钟信号，利用所述工作时钟信号控制升压转换电路产生预设的相位延迟，以实现对升压转换电路工作时钟相位的精准控制。

本申请的第三方面提供一种音频设备，包括：

若干个功率放大电路，所述功率放大电路包括升压转换电路；

若干个如任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量相同，所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，用于分别控制各所述功率放大电路中的升压转换电路；

其中，各所述时钟相位控制电路输出的所述工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟。

于上述实施例中的音频设备中，可以基于接口模块接收第一时钟信号和时钟相位参数设置信号，并根据所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；利用时钟产生模块基于接收的第二时钟信号和所述时钟使能信号生成系统时钟信号；设置相位控制模块根据接收的所述时钟相位控制信号生成相位延迟控制信号；设置时钟分频触发模块接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；使得时钟分频器基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号可以生成工作时钟信号。利用各时钟相位控制电路的工作时钟信号分别控制各功率放大电路中的升压转换电路，使得各升压转换电路分别产生预设的相位延迟，避免了各升压转换电路同向切换可能引发的过载，避免导致音频设备电池过载或产品过热。

在其中一个实施例中，各所述时钟相位控制电路被配置为输出不同的工作时钟信号，以分别控制各所述升压转换电路产生不同的相位延迟，避免多个升压转换电路同向抽取电流导致电源电池过载。

本申请的第四方面提供一种时钟相位控制方法，应用于时钟相位控制电路，所述时钟相位控制电路包括接口模块、时钟产生模块、相位控制模块、时钟分频触发模块及时钟分频器，所述方法包括：

控制所述接口模块基于接收的第一时钟信号和时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；

根据第二时钟信号和所述时钟使能信号控制所述时钟产生模块生成系统时钟信号；

根据所述时钟相位控制信号控制所述相位控制模块生成相位延迟控制信号；

根据所述第二时钟信号和所述相位延迟控制信号控制所述时钟分频触发模块生成时钟分频触发信号，以使所述时钟分频器根据所述系统时钟信号、所述时钟分频触发信号及所述相位延迟控制信号生成工作时钟信号，所述工作时钟信号用于控制后一级电路的相位延迟。

于上述实施例中的时钟相位控制方法中，可以控制接口模块接收第一时钟信号和时钟相位参数设置信号，并控制所述接口模块根据接收的所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；控制时钟产生模块基于接收的第二时钟信号和所述时钟使能信号生成系统时钟信号；控制相位控制模块根据接收的所述时钟相位控制信号生成相位延迟控制信号；控制时钟分频触发模块接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；进而使得时钟分频器可以基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号生成工作时钟信号。利用所述工作时钟信号控制后一级电路产生预设的相位延迟，以实现对后一级电路工作时钟相位的精准控制。

本申请的第五方面提供一种时钟相位控制方法，应用于音频设备，所述音频设备包括若干个具有升压转换电路的功率放大电路，以及若干个如任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量相同，所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，所述方法包括：

利用各所述时钟相位控制电路根据各自接收的第一时钟信号和时钟相位参数设置信号分别生成工作时钟信号；

利用各所述工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟。

于上述实施例中的音频功放时钟相位控制方法中，可以基于接口模块接收第一时钟信号和时钟相位参数设置信号，并根据接收的所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；基于时钟产生模块接收第二时钟信号和所述时钟使能信号并根据所述第二时钟信号和所述时钟使能信号生成系统时钟信号；基于相位控制模块根据接收的所述时钟相位控制信号生成相位延迟控制信号；基于时钟分频触发模块接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；进而可以基于时钟分频器接收所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号，并根据所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号生成工作时钟信号。利用各时钟相位控制电路的工作时钟信号分别控制各功率放大电路中的升压转换电路，使得各升压转换电路分别产生预设的相位延迟，避免了音频设备中的各升压转换电路同向切换可能引发的过载。通过控制音频设备中各升压转换电路按照预设的相位差延迟切换，以实现音频设备中各功率放大电路工作时错峰抽取电流，避免导致电池过载而引发产品过热或关机现象。

在其中一个实施例中，所述利用各所述工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟包括：利用各所述工作时钟信号分别控制各所述升压转换电路产生不同的相位延迟，避免多个升压转换电路同向抽取电流导致电源电池过载。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1为本申请第一实施例中提供的一种时钟相位控制电路的电路示意图。

图2为本申请第二实施例中提供的一种时钟相位控制电路的电路示意图。

图3为本申请第三实施例中提供的一种时钟相位控制电路的电路示意图。

图4为本申请第四实施例中提供的一种时钟相位控制电路的电路示意图。

图5为本申请第五实施例中提供的一种时钟相位控制电路的电路示意图。

图6为本申请第六实施例中提供的一种功率放大装置的架构示意图。

图7为本申请第七实施例中提供的一种音频设备的架构示意图。

图8为本申请第八实施例中提供的一种音频设备的时钟相位控制的时序示意图。

图9为本申请第九实施例中提供的一种时钟相位控制方法流程示意图。

图10为本申请第十实施例中提供的一种时钟相位控制方法流程示意图。

图11为本申请第十一实施例中提供的一种时钟相位控制方法流程示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。

应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本申请的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

在本申请中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，术语“若干个”可以是一个或多个。

集成电路音频数据总线(InterIC Sound Bus，I2S)是飞利浦公司针对数字音频设备之间的音频数据传输而制定的一种总线标准，采用沿独立的导线传输时钟与数据信号的设计，通过分离数据和时钟信号，避免了时差诱发的失真。I2S总线简单有效，可以有效提升输出数据的质量，在各种嵌入式音频系统中有广泛应用。I2S为三线总线，3个信号分别为串行时钟SCK、帧时钟WS和串行数据信号SD。串行时钟SCK，也叫位时钟BCK，即每发送1位数字音频数据，SCK上都有1个脉冲，SCK的频率＝2×采样频率×采样位数，在数据传输过程中，I2S总线的发送器和接收器都可以作为系统的主机来提供系统的时钟频率；帧时钟WS，即命令(声道)选择，用于切换左右声道的数据，WS的频率等于采样频率，由系统主机提供。I2S格式的信号无论有多少位有效数据，数据位的最高位(MSB)总是被最先传输，1次能够发送的数据决定于I2S格式的有效位数，因此可以基于I2S的串行时钟SCK或位时钟BCK生成计数器。

如图1所示，在本申请的一个实施例中提供的一种时钟相位控制电路100中，包括接口模块10、时钟产生模块20、相位控制模块30、时钟分频触发模块40和时钟分频器50。接口模块10用于接收第一时钟信号和时钟相位参数设置信号，并根据所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；时钟产生模块20与接口模块10连接，用于接收第二时钟信号和所述时钟使能信号，并根据所述第二时钟信号和所述时钟使能信号生成系统时钟信号SCL；相位控制模块30与接口模块10连接，用于接收所述时钟相位控制信号并根据所述时钟相位控制信号生成相位延迟控制信号；时钟分频触发模块40用于接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号Time_OK；时钟分频器50分别与时钟产生模块20、相位控制模块30及时钟分频触发模块40连接，用于接收所述系统时钟信号SCL、所述相位延迟控制信号及时钟分频触发信号Time_OK，并根据系统时钟信号SCL、所述相位延迟控制信号及时钟分频触发信号Time_OK生成工作时钟信号BOOST_CLK，工作时钟信号BOOST_CLK用于控制后一级电路的相位延迟，不难看出本实施例中工作时钟信号BOOST_CLK至少相位可调。

具体地，于上述实施例中的时钟相位控制电路中，可以利用接口模块10接收第一时钟信号例如是I2C总线60的时钟信号及时钟相位参数设置信号，并根据所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；该时钟相位参数设置信号可以用于配置所述时钟相位控制电路控制后一级电路的工作时钟的频率参数和/或相位参数。基于I2C总线60向接口模块10提供第一时钟信号和时钟相位参数设置信号，使得接口模块10根据接收的所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；设置时钟产生模块20与接口模块10连接，时钟产生模块20接收第二时钟信号例如是I2S总线70的时钟信号和所述时钟使能信号并根据所述第二时钟信号和所述时钟使能信号生成系统时钟信号SCL；设置相位控制模块30与接口模块10连接，用于接收所述时钟相位控制信号并根据所述时钟相位控制信号生成相位延迟控制信号；设置时钟分频触发模块40接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号Time_OK；使得时钟分频器50基于接收的系统时钟信号SCL、所述相位延迟控制信号及所述时钟分频触发信号Time_OK可以生成工作时钟信号BOOST_CLK，利用所述工作时钟信号BOOST_CLK控制后一级电路例如是负载产生预设的相位延迟，以实现对后一级电路工作时钟相位的精准控制。

优选地，于上述实施例中的时钟相位控制电路中，可以配置接口模块10为：基于接收的不同的时钟相位参数设置信号生成不同的时钟相位控制信号；并配置相位控制模块30为：基于接收的不同的时钟相位控制信号生成不同的时钟分频触发信号以控制所述时钟分频器生成不同频率的工作时钟信号。以实现根据不同的配置参数来改变时钟相位控制电路输出的工作时钟信号的频率，在控制后一级电路的相位延迟的同时可以满足不同应用场景的不同频率需求。

进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路100中，如图2所示，时钟分频触发模块40包括计数器单元41和时序控制单元42。计数器单元41用于接收第二时钟信号并根据所述第二时钟信号生成计数周期值信号；时序控制单元42分别与计数器单元41、相位控制模块30连接，用于接收所述计数周期值信号及所述相位延迟控制信号，并根据所述计数周期值信号及所述相位延迟控制信号生成所述时钟分频触发信号Time_OK。

具体地，于上述实施例中的时钟相位控制电路中，由于时钟产生模块20基于接收的第二时钟信号例如是I2S总线的时钟信号和时钟使能信号生成系统时钟信号SCL，时钟分频器50生成的所述工作时钟信号BOOST_CLK是基于该系统时钟信号SCL生成的，通过设置计数器单元41基于接收的所述第二时钟信号生成计数周期值信号，可以设置计数器单元41的计数周期值，使得计数器单元41在基于接收的所述第二时钟信号获取的计数值达到预设的计数周期值时，计数器单元41可以向时序控制单元42提供计数周期值信号，使得时序控制单元42生成时钟分频触发信号Time_OK，以触发时钟分频器50生成工作时钟信号BOOST_CLK，利用该工作时钟信号BOOST_CLK控制后一级电路产生预设的相位延迟，实现对后一级电路工作时钟相位的精准控制。

进一步地，于上述实施例中的时钟相位控制电路中，所述计数器单元被配置为：

获取所述工作时钟信号的最小周期值的整数倍作为所述计数器单元的计数周期值；

当所述计数器单元的计数值达到所述计数周期值时，所述计数器单元生成所述计数周期值信号。

于上述实施例中的时钟相位控制电路中，可以设置计数器单元读取获取的第二时钟信号中的帧数量，在所述数量达到一预设的值时输出计数周期值信号，使得时序控制单元基于所述计数周期值信号、所述相位延迟控制信号输出所述时钟分频触发信号。可以设置所述时钟分频触发信号为周期性脉冲信号，所述时钟分频触发信号的周期值为所述工作时钟信号的最小周期值的整数倍，使得所述时钟分频触发信号可以触发所述时钟分频器生成工作时钟信号。若时钟分频器生成的所述工作时钟信号的频率为固定值，则可以直接获取所述工作时钟信号的周期值的整数倍作为所述计数器单元的计数周期值；若时钟分频器生成的所述工作时钟信号的频率可调，例如所述工作时钟信号有两个不同的频率值，即，所述工作时钟信号有两个不同的周期值，可以获取该两个不同的周期值的最小公倍数作为所述计数器单元的计数周期值。利用该工作时钟信号控制后一级电路产生预设的相位延迟，实现对后一级电路工作时钟相位的精准控制。

进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路100中，如图3所示，时钟分频触发模块40包括帧时钟分频器43，帧时钟分频器43用于接收所述第二时钟信号并根据所述第二时钟信号生成时钟分频触发信号Time_OK。可以设置帧时钟分频器43对接收的所述第二时钟信号进行分频以得到周期性的时钟分频触发信号，可以通过设置该时钟分频触发信号的周期值，使得时钟分频器50可以识别该时钟分频触发信号Time_OK的上升沿或下降沿，在识别到时钟分频触发信号Time_OK的上升沿或下降沿后，经过预设的延迟对时钟产生模块20提供的系统时钟信号SCL进行分频以生成所述工作时钟信号BOOST_CLK，利用该工作时钟信号控制后一级电路例如是负载产生预设的相位延迟，实现对负载工作时钟相位的精准控制。

进一步地，于上述实施例中的时钟相位控制电路中，所述帧时钟分频器被配置为：

获取所述第二时钟信号的2^N分频信号作为所述时钟分频触发信号，N为正整数；

其中，记所述第二时钟信号的频率为fs，记所述工作时钟信号的频率值为f，记所述时钟分频触发信号的周期值为所述工作时钟信号的周期值的M倍，M为正整数，则：

因此，N可以根据以下公式计算：

于上述实施例中的时钟相位控制电路中，设置帧时钟分频器获取接收的所述第二时钟信号的2^N分频信号作为所述时钟分频触发信号，N为正整数，并设置所述时钟分频触发信号的周期值为所述工作时钟信号的周期值的M倍，M为正整数，使得所述时钟分频触发模块可以基于所述第二时钟信号获取时钟分频触发信号，使得时钟分频器可以识别该时钟分频触发信号的上升沿或下降沿以生成所述工作时钟信号，利用该工作时钟信号控制后一级电路产生预设的相位延迟，实现对后一级电路工作时钟相位的精准控制。

进一步地，于上述实施例中的时钟相位控制电路中，若时钟分频器生成的所述工作时钟信号的频率可调，例如所述工作时钟信号有两个不同的频率值，即，所述工作时钟信号有两个不同的周期值，可以获取该两个不同的周期值的最小公倍数作为所述时钟分频触发信号的周期值。

进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路100中，如图4所示，还包括复位单元80，复位单元80与时钟分频触发模块40连接，用于向所述时钟分频触发模块提供复位信号，以对所述时钟分频触发模块进行复位。

具体地，如图4所示，可以设置复位单元80与计数器单元41连接，用于向计数器单元41提供复位信号，以对计数器单元41进行复位。使得用户可以基于复位单元80向计数器单元41提供复位信号，避免时钟相位控制电路内部异常导致帧时钟信号计数器异常。

进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路100中，如图5所示，还包括异常复位模块90，异常复位模块90与时钟分频器50连接，用于向时钟分频器50提供异常复位信号，以对时钟分频器50进行复位。通过设置异常复位模块与所述时钟分频器连接，用于向所述时钟分频器提供异常复位信号，以对所述时钟分频器进行复位，在所述时钟分频器中出现锁相环失锁或I2S采样率设置错误时可以触发所述时钟分频器复位。

进一步地，于上述实施例中的时钟相位控制电路中，如图5所示，接口模块10可以采用I2C接口模块11，可以利用I2C接口模块11接收I2C总线60的时钟信号及时钟相位参数设置信号，并根据所述I2C总线时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；用户可以利用I2C接口模块和I2C总线60完成对所述时钟相位控制电路控制后一级电路的工作时钟的频率参数和/或相位参数的配置。时钟产生模块20可以采用锁相环(Phase Locked Loop，PLL)电路或晶振电路中的至少一种，采用PLL电路或晶振电路产生时钟信号，不仅可以提高时钟相位控制电路对各音频功放相位差控制的准确性，还可以降低电路设计的复杂性与成本，在本实施例中可以设置时钟产生模块20采用锁相环电路21。设置锁相环电路21与I2C接口模块11连接，锁相环电路21接收I2C总线时钟信号和所述时钟使能信号并根据I2S总线70时钟信号和所述时钟使能信号生成系统时钟信号SCL；相位控制模块30与I2C接口模块11连接，用于接收所述时钟相位控制信号并根据所述时钟相位控制信号生成相位延迟控制信号；计数器单元41接收I2S总线70的时钟信号并根据I2S总线70的时钟信号生成计数周期值信号；当所述工作时钟信号的频率值为一固定值时，获取所述工作时钟信号的周期值的整数倍作为计数器单元41的计数周期值；当所述计数器单元41的计数值达到所述计数周期值时，所述计数器单元生成所述计数周期值信号。时序控制单元42分别与计数器单元41、相位控制模块30连接，用于接收所述计数周期值信号及所述相位延迟控制信号，并根据所述计数周期值信号及所述相位延迟控制信号生成所述时钟分频触发信号Time_OK，以触发时钟分频器50生成工作时钟信号BOOST_CLK，利用该工作时钟信号BOOST_CLK控制后一级电路产生预设的相位延迟，实现对后一级电路工作时钟相位的精准控制。

如图6所示，在本申请的一个实施例中提供的一种功率放大装置200中，包括升压转换电路201；及任一本申请实施例中所述的时钟相位控制电路100，时钟相位控制电路100输出的工作时钟信号用于控制升压转换电路201的相位延迟。

具体地，可以基于接口模块接收第一时钟信号和时钟相位参数设置信号，并根据所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；利用时钟产生模块基于接收的第二时钟信号和所述时钟使能信号生成系统时钟信号；设置相位控制模块根据接收的所述时钟相位控制信号生成相位延迟控制信号；设置时钟分频触发模块接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；使得时钟分频器基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号可以生成工作时钟信号，利用所述工作时钟信号控制升压转换电路产生预设的相位延迟，以实现对升压转换电路工作时钟相位的精准控制。

在本申请的一个实施例中提供的一种音频设备中，包括若干个功率放大电路，所述功率放大电路包括升压转换电路，以及若干个如任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量相同，所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，用于分别控制各所述功率放大电路中的升压转换电路；其中，各所述时钟相位控制电路输出的所述工作时钟信号用于分别控制各所述升压转换电路产生预设的相位延迟。

优选的，各所述时钟相位控制电路可以被配置为输出不同的工作时钟信号，以分别控制各所述升压转换电路产生不同的相位延迟，避免多个升压转换电路同向抽取电流导致电源电池过载。

具体地，如图7所示，在本申请的一个实施例中的提供的一种音频设备300包括功率放大电路A、功率放大电路B、时钟相位控制电路A和时钟相位控制电路B。功率放大电路A、功率放大电路B中分别包括升压转换电路，其中，时钟相位控制电路A输出的工作时钟信号BOOST_CLK_A用于控制功率放大电路A中的升压转换电路产生预设的相位延迟，时钟相位控制电路B输出的工作时钟信号BOOST_CLK_B用于控制功率放大电路B中的升压转换电路产生预设的相位延迟。

具体地，于上述实施例中的音频设备中，对于其中的时钟相位控制电路A和时钟相位控制电路B，如图7-8所示，经由控制电路301通过I2C总线60、I2C接口模块分别完成对功率放大电路A和功率放大电路B的时钟相位参数配置后，可以设置I2C接口模块接收I2C总线60的时钟信号及时钟相位参数设置信号，并根据所述I2C总线60的时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；利用时钟产生模块基于接收的I2S总线70的时钟信号和所述时钟使能信号生成系统时钟信号；设置相位控制模块根据接收的所述时钟相位控制信号生成相位延迟控制信号；设置时钟分频触发模块接收I2S总线70的时钟信号和所述相位延迟控制信号，并根据所述I2S总线时钟信号和所述相位延迟控制信号生成时钟分频触发信号，可以设置计数器单元的计数周期值，使得计数器单元在基于接收的帧时钟信号WS获取的计数值(WS_CNT)达到预设的计数周期值时，计数器单元向时序控制单元提供计数周期值信号，使得时序控制单元生成时钟分频触发信号Time_OK_A和Time_OK_B。进而使得时钟分频器基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号可以生成工作时钟信号BOOST_CLK_A和BOOST_CLK_B。所述的预设的计数周期值可以设置为工作时钟信号BOOST_CLK_A的周期值、工作时钟信号BOOST_CLK_B的周期值的最小公倍数。利用时钟相位控制电路A输出的工作时钟信号BOOST_CLK_A控制功率放大电路A中的升压转换电路产生预设的相位延迟；利用时钟相位控制电路B输出的工作时钟信号BOOST_CLK_B控制功率放大电路B中的升压转换电路产生预设的相位延迟。如图8所示，可以设置Time_OK_A、Time_OK_B的上升沿分别触发功率放大电路A和功率放大电路B中的升压转换电路各自产生预设的相位延迟，以避免功率放大电路A和功率放大电路B中的升压转换电路同向抽取电流可能引发过载，避免导致音频设备因电池过载而关机。在本实施例中，可以设置时钟相位控制电路A及/或时钟相位控制电路B生成的工作时钟信号的频率可调。对于单个时钟相位控制电路，可以通过不同的时钟相位参数设置信号控制其生成不同频率的时钟相位控制信号，以使其满足不同应用场景的不同频率需求。

于上述实施例中的音频设备中，所述控制电路的控制器至少可以采用单片机、ARM、DSP或FPGA等中的一种。

在本申请的一个实施例中提供一种时钟相位控制方法，应用于时钟相位控制电路，所述时钟相位控制电路可以为任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路包括接口模块、时钟产生模块、相位控制模块、时钟分频触发模块及时钟分频器，如图9所示，所述方法包括：

步骤202：控制所述接口模块基于接收的第一时钟信号和时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号。

步骤204：根据第二时钟信号和所述时钟使能信号控制所述时钟产生模块生成系统时钟信号。

步骤206：根据所述时钟相位控制信号控制所述相位控制模块生成相位延迟控制信号。

步骤208：根据所述第二时钟信号和所述相位延迟控制信号控制所述时钟分频触发模块生成时钟分频触发信号，以使所述时钟分频器根据所述系统时钟信号、所述时钟分频触发信号及所述相位延迟控制信号生成工作时钟信号，所述工作时钟信号用于控制后一级电路的相位延迟。

具体地，于上述实施例中的时钟相位控制方法中，可以控制接口模块接收第一时钟信号和时钟相位参数设置信号，并控制所述接口模块根据接收的所述第一时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；控制时钟产生模块基于接收的第二时钟信号和所述时钟使能信号生成系统时钟信号；控制相位控制模块根据接收的所述时钟相位控制信号生成相位延迟控制信号；控制时钟分频触发模块接收所述第二时钟信号和所述相位延迟控制信号，并根据所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；进而使得时钟分频器可以基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号生成工作时钟信号。利用所述工作时钟信号控制后一级电路产生预设的相位延迟，以实现对后一级电路工作时钟相位的精准控制。

进一步地，在本申请的一个实施例中提供一种音频功放时钟相位控制方法，应用于音频设备，所述音频设备包括若干个具有升压转换电路的功率放大电路，以及若干个如任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量相同，所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，如图10所示，所述方法包括：

步骤302：利用各所述时钟相位控制电路根据各自接收的第一时钟信号和时钟相位参数设置信号分别生成工作时钟信号。

步骤304：利用各所述工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟。

具体地，于上述实施例中的音频功放时钟相位控制方法中，可以通过时钟产生模块基于I2S总线的串行时钟信号或帧时钟信号及I2C接口模块输出的时钟使能信号输出系统时钟信号，使得时钟产生模块向时钟分频器提供系统时钟信号；通过相位控制模块基于所述I2C接口模块输出的时钟相位控制信号生成相位延迟控制信号；通过时钟分频触发模块于基于获取的I2S总线的串行时钟信号或帧时钟信号、所述相位延迟控制信号生成时钟分频触发信号，所述时钟分频触发信号为周期性脉冲信号；通过时钟分频器基于所述系统时钟信号、所述相位延迟参数信号及所述时钟分频触发信号生成工作时钟信号。利用各时钟相位控制电路的工作时钟信号分别控制各功率放大电路中的升压转换电路，使得各升压转换电路分别产生预设的相位延迟，避免了音频设备中的各升压转换电路同向切换可能引发的过载。通过控制音频设备中各升压转换电路按照预设的相位差延迟切换，以实现音频设备中各功率放大电路工作时错峰抽取电流，避免导致电池过载而引发产品过热或关机现象。

进一步地，在本申请的一个实施例中提供一种音频功放时钟相位控制方法中，如图11所示，步骤304包括：

步骤3041：利用各所述工作时钟信号分别控制各所述升压转换电路产生不同的相位延迟。

通过将各所述时钟相位控制电路被配置为输出不同的工作时钟信号，以分别控制各所述升压转换电路产生不同的相位延迟，避免多个升压转换电路同向抽取电流导致电源电池过载。

关于上述实施例中的时钟相位控制方法的具体限定可以参见上文中对于时钟相位控制电路的限定，在此不再赘述。

应该理解的是，虽然图9-11的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图9-11中的至少一部分步骤可以包括若干个子步骤或者若干个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。