阅读说明：本技术 一种高精度adc输入信号控制电路 (High-precision ADC input signal control circuit ) 是由 杨俊杰 杨柳 于 2019-11-08 设计创作，主要内容包括：本发明公开了控制电路技术领域的一种高精度ADC输入信号控制电路,包括时钟控制开关和正反向偏置二极管,所述时钟控制开关和正反向偏置二极管形成的充放电电路控制时钟的电压水平,从而使得开关控制信号随输入信号电压水平同步变换,减小电路的失真,节点电压在时钟高电平时为Vcc-Vthp+Vin,使得取样NMOS的门电压始终比输入信号高Vcc-Vthp,来取得低失真取样电路的功能；本发明通过使用时钟控制开关和正反向偏置二极管所形成的充放电电路来调节时钟电压水平,性能稳定,波形失真程度低,能在短时间内稳定下来,而且占用更小的芯片面积,大大提高了取样升压驱动取样电路的性能。(The invention discloses a high-precision ADC input signal control circuit in the technical field of control circuits, which comprises a clock control switch and a forward and reverse bias diode, wherein a charge-discharge circuit formed by the clock control switch and the forward and reverse bias diode controls the voltage level of a clock, so that a switch control signal is synchronously converted along with the voltage level of an input signal, the distortion of the circuit is reduced, and the node voltage is Vcc-Vthp + Vin at the high level of the clock, so that the gate voltage of a sampling NMOS is always higher than that of the input signal by Vcc-Vthp, and the function of a low-distortion sampling circuit is obtained; the invention adjusts the clock voltage level by using the charge-discharge circuit formed by the clock control switch and the forward and reverse bias diodes, has stable performance and low waveform distortion degree, can be stabilized in a short time, occupies smaller chip area, and greatly improves the performance of the sampling boost driving sampling circuit.)

一种高精度ADC输入信号控制电路

技术领域

本发明涉及控制电路技术领域，具体涉及一种高精度ADC输入信号控制电路。

背景技术

取样升压取样电路广泛应用于各种模数转换器如Pipeline AD，Delta-SigmaADC以及其它的混合信号电路系统如滤波器和数模转换器等，用于在分立的时间点取样输入信号电压，然后进行分立信号处理过程；

如图1是NMOS和PMOS沟道电阻的特性。当晶体管门电压固定时，沟道电阻随输入信号电压的变化而变化，所以如果在取样电路中直接使用，会造成很大的电路失真。

为了克服沟道电阻随输入电压的变化，通常使用PMOS和NMOS并联(传输门)的方式。如图1所示，当由于NMOS沟道电阻随输入电压升高而降低，而PMOS沟道电阻随输入电压升高而增大，所以NMOS和PMOS并联所构成的传输门电路可以使得联合的沟道电阻值保持在比较恒定的水平。

传输门使用限制是：输入电压幅度必须在|V_thp|和|V_dd-V_thn|之间，否则输出电压不能跟上输入电压的幅值变化。这样对取样电路的工作范围有很大限制。

所以传统的采样电路使用单个NMOS，但加上升压电路控制的时钟来控制失真水平。如图2所示，NM4是取样NMOS，它的门电压在时钟CK低时通过NM5和NM6释放电荷到地，所以保持低电压；当时钟电压变高，通过耦合电容使得NM4的门电压也变高；但始终保持门电压和输入电压之差为常数电压值。从而实现恒定沟道电阻和低失真的取样电路。

但是传统升压取样电路有很多缺点。如图2所示，由于对耦合电容进行充电的晶体管不能完全截止，所以在时钟高时取样NMOS的门电压会发生衰减，从而对电路的传输区域的精度/失真造成负面影响。结果如图3所示，左边是取样NMOS门电压和输入电压波形，门电压虽然随输入电压有所变化，但上下波动的幅度不一。而右边则是电路稳定所需时间。如节点S1需要0.5毫秒才能稳定下来。这是由于大的耦合电容及充放电电路的高阻值造成的。

在高精度ADC电路中，输入电路的信号精度和噪声对ADC的影响最大，其中取样升压驱动是在ADC取样电路中，随输入信号幅度调节控制时钟电压水平，从而保持取样晶体管阻值恒定，减小取样电路的失真的一种方式。但传统的取样升压电路由于耦合电容和充电泵的使用，使得控制电压会衰减，电路很难稳定下来，而且占有较大芯片面积。基于此，本发明设计了一种高精度ADC输入信号控制电路，以解决上述问题。

发明内容

本发明的目的在于提供一种高精度ADC输入信号控制电路，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种高精度ADC输入信号控制电路，包括时钟控制开关和正反向偏置二极管，所述时钟控制开关和正反向偏置二极管形成的充放电电路控制时钟的电压水平，从而使得开关控制信号随输入信号电压水平同步变换，减小电路的失真。

优选的，所述时钟控制开关控制PM0，所述正反向偏置二极管通过PM4实现连接，所述PM4的门极连接节点S1，所述节点S1通过时钟控制开关导通，到时钟电压低时，门极直接连通到地，而时钟电压高时，门极则接通S1节点。

优选的，所述时钟控制开关和正反向偏置二极管形成的充放电电路控制节点电压，所述节点电压在时钟低电平时为Vcc-Vthp，时钟高电平时为Vcc-Vthp+Vin。

优选的，所述节点电压在时钟高电平时为Vcc-Vthp+Vin，使得取样NMOS的门电压始终比输入信号高Vcc-Vthp，来取得低失真取样电路的功能。

优选的，在时钟高电平时，所述正反向偏置二极管正向导通对耦合电容进行充电。

优选的，在时钟低电平时，所述正反向偏置二极管反向截止，加上时钟控制开关也截止，取样NMOS的门电压没法对电源充电或漏电。

与现有技术相比，本发明的有益效果是：本发明通过使用时钟控制开关和正反向偏置二极管所形成的充放电电路来调节时钟电压水平，性能稳定，波形失真程度低，能在短时间内稳定下来，而且占用更小的芯片面积，大大提高了取样升压驱动取样电路的性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为NMOS和PMOS沟道电阻随输入电压的变化示意图。

图2为传统的升压取样电路示意图。

图3为传统的升压取样电路的输入输出信号波形图。

图4为传统的升压取样电路的电路稳定时间波形图。

图5为本发明升压取样电路示意图。

图6为本发明升压取样电路的输出电压波形图。

图7为本发明升压取样电路的电路稳定所需时间示意图。

图8为本发明升压取样电路的门控制电压随输入信号和时钟变化波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1-8，本发明提供一种技术方案：一种高精度ADC输入信号控制电路，包括时钟控制开关和正反向偏置二极管，时钟控制开关和正反向偏置二极管形成的充放电电路控制时钟的电压水平，从而使得开关控制信号随输入信号电压水平同步变换，减小电路的失真。

时钟控制开关和正反向偏置二极管形成的充放电电路控制节点电压，节点电压在时钟低电平时为Vcc-Vthp，时钟高电平时为Vcc-Vthp+Vin，使得取样NMOS的门电压始终比输入信号高Vcc-Vthp，来取得低失真取样电路的功能。

在时钟高电平时，正反向偏置二极管正向导通对耦合电容进行充电，所以电路能快速稳定。

在时钟低电平时，正反向偏置二极管反向截止，加上时钟控制开关也截止，取样NMOS的门电压没法对电源充电(或漏电)，所以门电压不会衰减，也有利于保持电路的低失真特性。

如图5所示，PM0由时钟控制开关，而PM4实现二极管连接。PM4的门极不是直接和漏极相连，而是连到节点S1。因为当时钟低时，PM0开通，电流通过正向连接的二极管PM4对节点S1和电容充电直到电压Vcc-Vthp；当时钟由低到高时，节点S1的电压水平跳到Vcc-Vthp+Vin；即使比电源电压高由于PM4成为一个反向偏置的二极管所以无电流流向电源。另外由于门电压变高也关断了PM0，这进一步帮助隔离了从S1向电源充电的通道。这样使得取样控制的门电压不会随意衰减。

节点S1并不是直接连接到取样的门极，而是通过时钟控制的开关来导通。到时钟电压低时，门极直接连通到地；而时钟电压高时，门极则接通S1节点。

如图6和图7所示，该电路电源电压为晶体管正常工作的电源电压。比如对2.5V晶体管，电源电压为2.5V；

虽然PM4和PM0的节点电压可能高于电源电压，但这不会带来晶体管可靠性的问题，因为这些晶体管的任意两个节点电压差仍然在安全范围内。当时钟电压低时，PM4的四个端口PM4电压分别是：Vcc-Vthp(漏极)，Vcc-Vthp(门极)，Vcc(源极)，Vcc-Vthp(衬底)，所以任意两个端口电压差值都小于Vthp；对PM0也一样，它的四个端口电压分别是：Vcc-Vthp(漏极)，0(门极)，Vcc-Vthp(源极)，Vcc-Vthp(衬底)。当时钟电压变高时，PM4的四个端口PM4电压分别是：Vcc-Vthp+Vin(漏极)，Vcc-Vthp+Vin(门极)，Vcc(源极)，Vcc-Vthp+Vin(衬底)，最大的端口电压差是Vin-Vthp，因Vin最高为Vcc所以仍然在安全范围内；对PM0也一样，它的四个端口电压分别是：Vcc-Vth+Vin(漏极)，Vcc(门极)，Vcc-Vth+Vin(源极)，Vcc-Vthp+Vin(衬底)。对所有其他的晶体管可以同样进行分析，所有晶体管都工作在安全范围内。

如图6和图7所示为取样电路的控制电压随输入信号变化的波形，可以看出取样NMOS的门电压和输入信号电压水平精确保持为常数。

如图8所示为该发明输出信号电压随输入信号电压的变化，精确反映了输入电压在各个时钟取样点的分立值。

在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。