具体实施方式

以下将以多个实施例来描述本发明的内容，还请留意，各实施例中的组件可通过硬件(例如装置或电路)或是固件(例如微处理器中写入至少一程序)来实施。此外，以下描述中的“第一”、“第二”以及类似描述仅用来定义不同的组件、参数、数据、信号或步骤。并非用以限定其次序。此外，实施例中的组件在整体功能不变的前提下，可以整合为较少的组件，或是分割为更多的组件。

以下将以多个实施例来说明本发明所提供的信号处理电路。还请留意，以下实施例中的信号处理电路是作为一信号收发电路使用(signal transceiver)，但本发明所提供的信号处理电路不限于作为信号收发电路。

图1绘示了根据本发明一实施例的信号处理电路100的方块图。如图1所示，信号处理电路100包含一第一时钟源CLKS_1、一传送电路101、一相位调整电路102、一误差补偿电路103、一误差计算电路105以及一接收端ADC 107(Analog to Digital Converter，模拟数字转换器)。第一时钟源CLKS_1产生第一时钟信号CLK_1。相位调整电路102用以接收第一时钟信号CLK_1，产生第二时钟信号CLK_2以及第三时钟信号CLK_3，其中第二时钟信号CLK_2和第三时钟信号CLK_3具有不同相位。传送电路101用以根据第一时钟信号CLK_1产生一输出信号OS。误差补偿电路103用以根据一误差信号ES对一输入信号IS进行补偿来产生一经补偿的输入信号CIS。误差计算电路103用以根据第一时钟信号CLK_1、第三时钟信号CLK_3以及经补偿的输入信号CIS来产生误差信号ES。接收端模拟数字转换器ADC用以根据第二时钟信号CLK_2来对经补偿的输入信号CIS进行取样。在一实施例中，传送电路101产生的输出信号OS会经过误差补偿电路103中的混合电路(hybrid circuit)然后输出，但不限定。

相较于已知的信号收发电路，信号处理电路100中的误差计算电路103是根据接收端ADC 107所接收的经补偿的输入信号CIS的一部份来进行误差计算，而不是根据接收端ADC 107输出端的大量数据来进行误差计算。因此仅需要较简单的电路以及计算步骤。

图2绘示了根据本发明一实施例的图1所示的信号处理电路的较详细方块图。然请留意，图2所示的电路仅用以举例，所有能达到相同功能的电路架构均应涵盖在本发明的范围内。如图2所示，信号处理电路200包含一第一时钟源CLKS_1、一输出端DAC(Digital toAnalog Converter、数字模拟转换器)201、一混合电路(例如hybrid circuit)203、一回波DAC 205、一模拟回波干扰消除器(analog echo canceller)207、一n位ADC 209、一接收端ADC 211以及前述的相位调整电路102。输出端DAC 201作为图1中的传送电路101，混合电路203作为图1中的误差补偿电路103。回波DAC 205、模拟回波干扰消除器207以及n位ADC 209作为图1中的误差计算电路105。

因此，在图2的实施例中，输出信号OS是一模拟信号，输出端DAC 201会根据第一时钟信号CLK_1转换一数字输出信号DOS来产生输出信号OS。混合电路203用以将输出信号OS输出，以及将输入信号IS减去误差信号ES来产生经补偿的输入信号CIS。n位ADC 209用以根据第三时钟信号CLK_3在一预定周期内对经补偿的输入信号CIS进行取样，并输出n位的误差参考值EV，其中n是正整数。在一实施例中，n等于1。n位ADC 209具有结构较简单、且能够减少误差参考值的数据量的优点。举例来说，如果n位ADC 209是1位模拟数字转换器(1bitADC)，则n位ADC 209会在预定周期内对经补偿的输入信号CIS进行取样来产生多个取样值(例如10个)，然后会根据这10个取样值输出1位的误差参考值。在一例中，可将这10个取样值平均后输出1位的误差参考值。在一实施例中，n位ADC 209是输出经补偿的输入信号CIS的最小均方根误差(Least Mean Square error,LMS error)。

在一实施例中，信号处理电路200在混合电路203和接收端ADC211之间还具有高通滤波器和放大器。因此n位ADC 209所取样的、以及接收端ADC 211所接收的是经过高通滤波器和放大器处理后的经补偿的输入信号CIS。

如前所述，在图2的实施例中，回波DAC 205、模拟回波干扰消除器207、以及n位ADC209作为图1中的误差计算电路105。如图2所示，模拟回波干扰消除器207会根据n位ADC 209的输出产生数字误差信号DES，然后回波DAC 205会将数字误差信号DES转换成为模拟信号的误差信号ES。多种电路可用以实施回波DAC 205以及模拟回波干扰消除器207，故在此不再赘述。相位调整电路102用以接收该第一时钟信号CLK_1并调整第一时钟信号CLK_1的相位来分别产生第二时钟信号CLK_2以及第三时钟信号CLK_3。在一实施例中，相位调整电路102是相位内插电路(phase interpolator)。

在一实施例中，接收端ADC 211对经补偿的输入信号CIS的一第一相位进行取样，n位ADC 209对经补偿的输入信号CIS的一第二相位进行取样，第一相位与第二相位的相位差大于一预定相位差。由于信号在被取样时，其信号值可能会受到干扰，因此如果不同的组件在取样同一信号时其取样点过于接近，可能会互相干扰而得到不正确的取样值。因此，通过让第一相位与第二相位的相位差较大的做法，可以让不同的组件在取样同一信号时较不会互相干扰。

图3绘示了图2所示的信号处理电路选择取样相位的动作示意图。Ph_0、Ph_1、Ph_2…Ph_7分别代表相位调整电路102调整第一时钟信号CLK_1的不同相位。在此实施例中，相位调整电路102依据第一时钟信号CLK_1调整为具有8个不同相位的时钟信号。如图3所示，第一相位P_11和P_12内插得到接收端ADC 211对经补偿的输入信号CIS的取样相位，第二相位P_21和P_22内插得到n位ADC209对经补偿的输入信号CIS的取样相位。由图3可看出，第一相位P_11和P_12和第二相位P_21和P_22具有至少两个相位(Ph_4和Ph_5)的相位差，亦即，第一相位P_11、P_12与第二相位P_21、P_22是具有较大相位差(或者是说，距离较远的相位差)的相位。在一实施例中，接收端ADC 211是以复数个第一相位(例如P_11和P_12)内插出具有一第三相位的时钟信号，来对经补偿的输入信号CIS进行取样。n位ADC 209是以复数个第二相位(例如P_21和P_22)内插出具有至少一相位的时钟信号，来对经补偿的输入信号CIS进行取样。然而，如果n位ADC 209在预定周期内是仅取样一次然后输出一个误差参考值，则n位ADC 209可以仅使用一个第二相位来取样。在另一实施例中，在决定出接收端ADC211所使用的时钟信号具有第三相位后，可动态地选择剩余相位中距离第三相位较远的相位，作为n位ADC 209使用的时钟信号的取样相位(例如P_21和P_22其中之一)，以避免两个ADC取样时间点太近而互相影响。

图4绘示了图2所示的信号处理电路在网络装置400使用的方块图，在一实施例中，是在以太网络装置(Ethernet)使用。在图4的实施例中，除了图2所示的实施例的各组件外，网络装置400还包含了收发接口401和DSP(Digital Signal Process，数字信号处理)电路403。收发接口401用以接收输入信号IS和输出信号OS，其可以是单一条传输线、一对(pair)传输线、单一个端点、单一个脚位，或是单一个端口。DSP电路403用以对接收端ADC 211的输出进行处理以提供给后续电路。此外，在一实施例中，DSP电路403还根据接收端ADC 211的输出的状况来控制相位调整电路102以控制接收端ADC 211和n位ADC 209的取样相位。举例来说，可根据接收端ADC输出信号的信号噪声比(Signal to Noise Ratio，SNR)、或输出信号是否容易收敛，来控制接收端ADC 211和n位ADC 209的取样相位，但不限定。

图5绘示了根据本发明一实施例的信号处理方法的流程图，其包含下列步骤：

步骤501

产生一第一时钟信号CLK_1、一第二时钟信号CLK_2以及一第三时钟信号CLK_3。其中第二时钟信号CLK_2以及第三时钟信号CLK_3具有不同相位。

步骤503

由一传送电路根据第一时钟信号CLKS_1产生一输出信号OS。

步骤505

由一误差补偿电路根据一误差信号ES对一输入信号IS进行补偿来产生一经补偿的输入信号CIS。

步骤507

由一误差计算电路根据第一时钟信号CLK_1、第三时钟信号CLK_3以及经补偿的输入信号CIS来产生误差信号ES。

步骤509

由一接收端ADC根据第二时钟信号CLK_2来对经补偿的输入信号CIS进行取样。

其他详细步骤已公开于前述实施例中，故在此不再赘述。应了解到，在本实施方式中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。

综上所述，本案所提供的信号处理电路以及信号处理方法能够以较简单的电路以及较少的数据量来进行误差补偿(进行回波抑制)，能够改善已知技术中误差计算电路往往需要具有较大面积的电路或较复杂的计算方式的问题。而且，能够让不同组件的取样相位具有较大的相位差异，以改善取样相位可能因为过于接近而导致取样值不准确。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

【符号说明】

100、200、400信号处理电路

101传送电路

102相位调整电路

103误差补偿电路

105误差计算电路

107接收端ADC

200信号处理电路

201输出端DAC

203混合电路

205回波DAC

207模拟回波干扰消除器

209n位ADC

211接收端ADC

401收发接口

403DSP电路

CLKS_1第一时钟源