一种数据加权平均算法及数模转换电路
阅读说明：本技术 一种数据加权平均算法及数模转换电路 (Data weighted average algorithm and digital-to-analog conversion circuit ) 是由 顾蔚如 刘继山 晏进喜 恽廷华 于 2021-08-30 设计创作，主要内容包括：本发明提供一种数据加权平均算法及数模转换电路,该算法包括：定义奇数周期的初始索引PA和偶数周期的初始索引PB；若当前周期为为奇数周期,从初始索引PA的位置开始,根据该数模转换器的输入信号数S-(in)选择对应元件个数,计算索引移动步数S-(step)＝M-S-(in),得到下一奇数周期的新索引为PA＇＝PA-S-(step)；若为偶数周期,则从初始索引PB的位置开始,计算索引移动步数S-(step)＝M-S-(in),得到下一偶数周期的新索引为PB＇＝PB-S-(step)；M为数模转换器中的元件个数,并且,奇数周期的初始索引PA和偶数周期的初始索引PB的位置移动方向相反。本发明可以消除无源器件的失配误差,同时降低元件的切换率,在提高线性度的同时降低了符号间干扰效应。(The invention provides a data weighted average algorithm and a digital-to-analog conversion circuit, wherein the algorithm comprises the following steps: defining an initial index PA of an odd number period and an initial index PB of an even number period; if the current cycle is an odd cycle, starting from the position of the initial index PA, according to the input signal number S of the digital-to-analog converter in Selecting the number of corresponding elements, and calculating the index moving step number S step ＝M‑S in Obtaining a new index of the next odd cycle as PA ═ PA-S step (ii) a If the number of cycles is even, the index shift step number S is calculated from the position of the initial index PB step ＝M‑S in Get the new index of the next even cycle as PB ═ PB-S step (ii) a M is the number of elements in the digital-to-analog converter, and the position shift directions of the initial index PA of the odd period and the initial index PB of the even period are opposite. The invention can eliminate the mismatch error of the passive device and reduce the switching rate of the elementThe linearity is improved and the intersymbol interference effect is reduced.)
技术领域
本公开涉及动态元件匹配技术领域，尤其涉及一种数据加权平均算法及数模转换电路。
背景技术
模数转换器和数模转换器中的元件如电阻、电容、电流源由于有限工艺制造精度和版图布局会产生梯度误差和随机偏差，影响转换线性度，降低了无杂散动态范围。
动态元件匹配(DEM)是对单位元件进行温度码方式选择，一般数值相等的电阻、电容或者电流源，通常使用温度码输入的随机化选择后加起来。数据加权平均(DWA)算法是DEM算法中的一种，其优点是旋转速度快，可以实现快速误差校准。DWA算法采用索引，与所有输入码一样，其内容更新是通过把新的输入码加到输入寄存器中，从而将空间上的失配转换为时间上的失配，使得输出频谱中的谐波转变为噪声，提高了无杂散动态范围。
图1中示出了传统DWA算法元件选择图，为了简便以7个元件(EL1，EL2，…，EL7)表示，其中被选中的元件用阴影框表示，未被选中的元件用空白框表示。Sin表示DAC的输入，当元件i(1≤i≤7)被选中时，Nseli＝1；当7个元件都被用过1遍后，当元件i再一次被选中时，Nseli＝2。当DAC输入(Sin)依次为2、3、4、5、6、5、4、3时，如图1所示，切换率(togglerate)从DAC第二次输入开始分别为5、7、5、3、3、5、7，总切换率为35。
因此，传统DWA方法切换率很高，使得符号间干扰(ISI)效应加剧，恶化了线性度。此外，传统DWA只有一个索引，可能产生与输入信号相关的音调，降低了SFDR。
发明内容
有鉴于此，本公开实施例提供一种数据加权平均算法及数模转换电路，可以消除无源器件的失配误差，同时降低元件的切换率，在提高线性度的同时降低了符号间干扰(ISI)效应。
为了实现上述目的，本发明提供如下技术方案：
一种数据加权平均算法，应用于数模转换器中，包括：
在该数模转换器的元件中定义奇数周期的初始索引PA和偶数周期的初始索引PB；
判断当前周期为奇数周期或偶数周期；
若为奇数周期，则从初始索引PA的位置开始，根据该数模转换器的输入信号数Sin选择对应元件个数，判断是否Sin+PA>M，若是，则计算索引移动步数Sstep＝M-Sin，并将初始索引PA位置移动Sstep个元件，得到下一奇数周期的新索引为PA＇＝PA-Sstep；
若为偶数周期，则从初始索引PB的位置开始，根据该数模转换器的输入信号数Sin选择对应元件个数，判断是否Sin>PB，若是，则计算索引移动步数Sstep＝M-Sin，并将初始索引PB位置移动Sstep个元件，得到下一偶数周期的新索引为PB＇＝PB-Sstep；
其中，M为数模转换器中的元件个数，并且，奇数周期的初始索引PA和偶数周期的初始索引PB的位置移动方向相反。
进一步地，还包括，若为奇数周期，判断是否Sin+PA>M，若否，得到下一奇数周期的新索引为PA＇＝PA+Sin。
进一步地，还包括，若为偶数周期，判断是否Sin>PB，若否，得到下一偶数周期的新索引为PB＇＝PB-Sin。
进一步地，所述奇数周期的初始索引PA置1，偶数周期的初始索引PB置M。
本发明还提供一种应用如上述的数据加权平均算法的数模转换电路，包括，
索引寄存器，用于接收输入信号，并定义奇数周期的初始索引PA和偶数周期的初始索引PB；
时钟周期计数器电路，与所述索引寄存器连接，用于对输入的时钟周期进行计数，判断当前周期为奇数周期或偶数周期，并将结果输出至所述索引寄存器；
步数计算电路，与所述索引寄存器连接，用于接收输入信号，以及所述索引寄存器输出的奇数周期的初始索引PA或偶数周期的初始索引PB，并计算奇数周期的初始索引PA或偶数周期的初始索引PB的索引移动步数Sstep；
选择电路，分别与所述时钟周期计数器电路和所述步数计算电路连接，用于控制该数模转换电路中的元件，并根据所述步数计算电路输出的索引移动步数选择相应元件作为下一周期的新索引。
进一步地，还包括，
比较电路，与所述选择电路连接，用于接收输入信号后，将输入信号个数Sin与该数模转换电路中的元件个数M进行比较，判断奇数周期的初始索引PA和偶数周期的初始索引PB是否需要移动。
进一步地，将输入信号个数Sin与该数模转换电路中的元件个数M进行比较后，
若Sin<N，则奇数周期的初始索引PA和偶数周期的初始索引PB需要移动后得到下一周期的新索引；
若Sin＝N，则所述索引寄存器不工作，下个周期所有元件全被选择。
进一步地，还包括，
奇偶累加器，输入端连接所述选择电路，输出端连接所述步数计算电路，用于对奇数周期和偶数周期中元件的使用个数进行累计，判断所有元件在本周期内是否被用完一次，并反馈至所述步数计算电路。
进一步地，若所有元件在本周期内被用完一次，则所述奇偶累加器向所述步数计算电路发出触发信号，所述步数计算电路计算索引移动步数Sstep＝M-Sin，若否，则Sstep＝0。
本发明的数据加权平均算法及数模转换电路，通过引入两个索引和所有元件每次使用完之后移动索引，可以克服符号间干扰效应并减小音调，从而提高数模转换器的无杂散动态范围。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为传统的DWA算法元件选择示意图；
图2为本发明提出的算法流程图；
图3为本发明提出的算法电路结构图；
图4为本发明中DAC元件示意图；
图5为本发明中的算法元件选择示意图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
如图2所示，图中为本实施例提出的算法流程图，本公开实施例的一种数据加权平均算法，应用于数模转换器中，系统上电后多bit信号输入到DAC，DAC有M个元件，定义奇数周期的初始索引PA置1，偶数周期的初始索引PB置M。接着计数器判断当前周期是否为奇数周期。如果是奇数周期，从索引PA的位置开始，根据DAC的输入选择对应元件个数。先判断是否Sin+PA>M，如果是的话，步数计算电路计算Sstep＝M-Sin，并将索引初始PA位置向右移动Sstep个元件，得到下一奇数周期的新索引为PA＇＝PA-Sstep。如果Sin+PA≤M，得到下一奇数周期的新索引为PA＇＝PA+Sin。最后从新索引处向右选择对应元件个数。同样如果是偶数周期，从索引PB的位置开始，根据DAC的输入选择对应元件个数，先判断是否Sin>PB，如果是的话，步数计算电路计算Sstep＝M-Sin，并将索引PB位置向左移动Sstep个元件，新索引为PB＇＝PB-Sstep。如果Sin≤PB，得到下一偶数周期的新索引为PB＇＝PB-Sin，最后从新索引处向左选择对应元件个数。
如图3所示，图3中示出了本实施例应用上述数据加权平均算法的电路结构图。DAC输入Sin进入索引寄存器410，定义奇数周期的初始索引为PA，偶数周期的初始索引为PB。奇数周期的元件选择从左向右(也可以从右向左)，偶数周期的元件选择方向和奇数周期相反。时钟CLK作为输入给具有奇偶周期判断的时钟周期计数器电路420，该电路可以对CLK周期计数，将奇数周期和偶数周期分开以便索引寄存器410产生PA和PB。比较电路430比较Sin和M的大小，M为DAC元件总数，如果Sin＝M，索引寄存器不工作，下个周期所有元件全被选择；如果Sin<M，索引寄存器正常工作。Sin、PA和PB作为步数计算电路440的输入，在奇数周期中如果所有元件被完整用过一遍，步数Sstep＝M-Sin，如果还有元件没有被用到，Sstep＝0；偶数周期的方法和奇数周期相同，Sstep＝M-Sin，每当元件被用完一遍后，奇数周期元件的使用需要向右移动Sstep(也可以向左)，偶数周期移动的方向和奇数周期相反。元件的选择是通过选择电路450实现的，每当N个元件全被选中过一遍后，奇偶累加器460给出一个触发信号SST到步数计算电路，开始计算Sstep＝M-Sin；如果还有元件在本次选择中未被使用，SST＝0，步数计算电路会将Sstep置为0。元件401为DAC的M个元件(EL1,EL2，…，ELM)，由选择电路450控制。
如图4所示，图4中示出DAC元件示意图。以X+4个单元为例，被选中的元件用阴影框表示，未被选中的元件用空白框表示。
如图5所示，图5中示出了本发明提出的算法元件选择示意图。和传统方法一样，同样以7个元件(EL1，EL2，…，EL7)表示，其中被选中的元件用阴影框表示，未被选中的元件用空白框表示。DAC输入(Sin)也同样依次为2、3、4、5、6、5、4、3，如图5所示，切换率(togglerate)从DAC第二次输入开始分别为5、3、3、3、3、3、3，总切换率为23，而图1的传统DWA算法总切换率为35。可以看出本发明的DWA算法切换率明显低于传统DWA算法，降低了ISI效应的影响。
本发明通过引入两个索引(PA，PB)朝相反方向旋转，旋转的方向每一个周期都是交替的。可以定义奇数周期为右旋转、偶数周期为左旋转，同样如果定义奇数周期为左旋转、则偶数周期就为右旋转。两个方向都有单独的索引指针，并且独立旋转。减弱了与输入相关的音调。并且，在PA索引周期内(假设PA对应奇数周期)当所有元件都被使用后，指针在下一个奇数周期被前移；在PB索引周期内(假设PB对应偶数周期)当所有元件都被使用后，指针在下一个偶数周期被前移。这样，当出现新元件时，以前选定的元件将被重新使用循环开始。因此降低了切换速率，并且变化是随机化的，减小了ISI效应。因此，本发明的数据加权平均算法，降低了元件切换率从而减弱了ISI效应，同时可以减弱与输入相关的音调，适用于多bit DAC。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：模拟数字转换器装置以及时脉偏斜校正方法