阅读说明：本技术 随机扰动消除电路、芯片、系统及方法 (Random disturbance elimination circuit, chip, system and method ) 是由 倪亚波 张勇 沈晓峰 李婷 刘璐 朱璨 彭嘉豪 李梁 付东兵 王健安 于 2021-08-10 设计创作，主要内容包括：本申请提供一种随机扰动消除电路、芯片、系统及方法,该电路包括：权重计算模块,其输入端分别连接量化器的输出端及随机扰动产生模块的输出端,用于接收数字信号与随机扰动的数字量,基于数字信号与随机扰动的数字量利用最小均方差算法计算权重偏差迭代系数,根据权重偏差迭代系数实时更新扰动权重；扰动消除模块,其输入端分别连接量化器的输出端及权重计算模块的输出端,用于根据实时更新的所述扰动权重消除所述量化器输出数字信号中的扰动信号根据权重偏差迭代系数实时更新扰动权重,进而实时计算当前的扰动权重,实现扰动权重自我校准功能；即使当前芯片的制造工艺或工作环境发生变化,也能够动态调整扰动权重,进而较为理想化的消除数字信号中扰动信号。(The application provides a random disturbance elimination circuit, a chip, a system and a method, wherein the circuit comprises: the input end of the weight calculation module is respectively connected with the output end of the quantizer and the output end of the random disturbance generation module and is used for receiving the digital signals and the digital quantity of the random disturbance, calculating a weight deviation iteration coefficient by using a minimum mean square error algorithm based on the digital signals and the digital quantity of the random disturbance, and updating the disturbance weight in real time according to the weight deviation iteration coefficient; the input end of the disturbance elimination module is respectively connected with the output end of the quantizer and the output end of the weight calculation module, and the disturbance elimination module is used for eliminating disturbance signals in the digital signals output by the quantizer according to the real-time updated disturbance weights, updating the disturbance weights in real time according to weight deviation iteration coefficients, further calculating the current disturbance weights in real time, and realizing the self-calibration function of the disturbance weights; even if the manufacturing process or the working environment of the current chip changes, the disturbance weight can be dynamically adjusted, and then the disturbance signal in the digital signal can be ideally eliminated.)

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，遂图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图1，为本申请随机扰动消除电路在一实施例方式中结构示意图，包括：

权重计算模块4，其输入端分别连接量化器2的输出端以及随机扰动产生模块3的输出端，用于接收来自所述量化器的数字信号与随机扰动产生模块的随机扰动数字信号，基于所述数字信号与随机扰动数字量利用最小均方差算法计算权重偏差迭代系数，根据所述权重偏差迭代系数实时更新扰动权重；

扰动消除模块5，其输入端分别连接所述量化器3的输出端以及权重计算模块4的输出端，用于根据更新的所述扰动权重消除所述量化器输出数字信号中的扰动信号。

在本实施例中，相比传统的随机扰动消除方式，本申请并非传统的根据前台估算扰动权重，还是基于数字后台校正方式，能够实时更新扰动权重，解决了前台估算扰动权重的测量中，测量不准、工作量大、以及随温度与电压变化的缺陷，大大提升了模数转换器的性能，也降低了测试修调的成本。

其中，需要说明的是，所述权重计算模块基于最小均方差算法的数字后台校正方法计算权重偏差迭代系数的表达式为：

j(i+1)＝j(i)-μ×PN(i)×(D(V_R(i))-PN(i)×j(i)×W_design) (1)

W_{d_real}＝j(i)×W_design (2)

V_R(i)＝S(i)+PN(i)×W_real (3)

式(1)、式(2)、式(3)中，j为迭代系数，j(i)为第i次迭代得到的权重偏差迭代系数，PN(i)为PN码产生电路的输出，μ为步长因子，V_R(i)为量化器输入，D(V_R(i))为量化器输出信号，W_design为扰动权重的设计值，W_real为扰动权重模拟量，S(i)为模拟输入信号，W_{d_real}为更新的扰动权重。

LMS(最小均方差)算法具有计算简单、在平稳信号环境中收敛性好，其对应的期望值可精确收敛到维纳解以及利用有限精度实现算法时的稳定性等特性，使LMS算法成为自适应算法中稳定性最佳。

在本实施例中，采用LMS算法不必重复使用数据，也不必对相关矩阵和互相关矩阵进行运算，只需在每次迭代时，利用输入向量和期望响应，结构简单，易于实现。

在另一些实施例中，所述随机扰动产生模块包括PN码产生单元与扰动量产生单元，所述PN码产生单元，用于产生随机码数字量PN(i)；所述扰动量产生单元，连接所述PN码产生单元的输出端，用于根据随机码数字量PN(i)产生带有扰动信号的模拟信号PN(i)×W_real。换句话讲，即，随机扰动产生模块产生随机扰动信号，一方面，将随机扰动模拟信号注入到输入信号S(i)，使其在输入量化器的信号变为V_R(i)，另一方面，将随机扰动信号数字量发送至权重计算模块，使得权重计算模块能够了解当前随机扰动信号或随机码，以便能够在权重计算中准确得到扰动权重。

例如，随机扰动产生模块产生1+ΔNbit的随机电平SV[1：1+ΔN]，其中SV[1]的值为‘0’或者‘1’，SV[2：1+ΔN]的ΔN bit中只有1bit为1，其余bit均为0；根据随机电平SV产生带有扰动信号的模拟信号。

还需要说明的是，还包括：当检测到基于最小均方差算法收敛时，根据当前第i次迭代得到的权重偏差迭代系数，计算当前随机扰动更新后的扰动权重，进而得到消除扰动后的数字信号为其中，随机扰动更新后的扰动权重为

在此，由于本申请权重计算模块能够实时检测所述数字信号与注入的随机扰动，也能够实时迭代计算权重偏差迭代系数，直到迭代更新的扰动权重收敛至注入的随机扰动，一方面，实现扰动权重自我校准功能，另一方面，也大大提升了随机扰动权重的计算精度。

例如，还包括：当不同批次芯片的制造工艺不同或芯片工作环境发生改变时，即使扰动权重模拟量W_real发生改变，只需知道扰动权重的设计值W_design，就可利用最小均方差算法计算权重偏差迭代系数，根据所述权重偏差迭代系数实时更新当前环境的扰动权重。

其中，制造工艺例如各种芯片制造的制程，其所涉及制造同一类型的产品(芯片)由于工艺条件细微的变化，或者，该芯片工作的环境，如，压强、电压、温度等参数发生变化，随之也会引起随机权重产生偏差，导致芯片的性能下降；该芯片可以模数转换器或数模转换器等器件。

需要说明的是，由于检测到上述外在因素的影响，使用权重计算模块中的最小均方差算法计算权重偏差迭代系数，能够实时更新当前条件下的扰动权重，相对于原来前端计算的扰动权重，大大提升随机扰动权重的精准度。

在另一些实施方式中，所述扰动消除模块还包括扰动权重存储单元，其连接所述权重计算模块的输出端，用于存储数字后台计算的扰动权重。例如，扰动权重存储单元可为寄存器，用于存储实时计算的扰动权重，有利于扰动消除模块直接调用。

通过对上述随机扰动消除电路的描述，本申请还提供一种芯片，其包含上述各示例的随机扰动消除电路中至少部分电路器件。例如，芯片包含全部随机扰动消除电路。又例如，芯片通过引脚连接随机扰动消除电路的模数转换器等。芯片还可以表示为将利用半导体技术在晶圆上制造的随机扰动消除电路进行封装而成的可售有源器件；或者表示为利用PCB封装技术将随机扰动消除电路进行封装而成的可售有源器件。

在一些实施例中，请参阅图2，为本申请提供一种随机扰动消除系统结构示意图，包括：

输入源1，用于提供输入信号：

随机扰动产生模块2，叠加到所述输入源，用于为所述输入信号注入扰动信号；

量化器3，用于将带有扰动信号的输入信号转换为数字信号；

权重计算模块4，其输入端分别连接量化器的输出端以及随机扰动产生模块的输出端，用于接收来自所述量化器的数字信号与随机扰动产生模块的随机扰动数字量，基于所述数字信号与随机扰动数字量利用最小均方差算法计算权重偏差迭代系数，根据所述权重偏差迭代系数实时更新扰动权重；

扰动消除模块5，其输入端分别连接所述量化器的输出端以及权重计算模块的输出端，用于根据更新的所述扰动权重消除所述量化器输出数字信号中的扰动信号。

本申请中，在随机扰动注入模块，量化器、随机扰动剔除模块基础上，增加了包含数字后台算法的权重计算模块。数字后台算法输出为实时更新的扰动权重W_{d_real}，扰动权重存储单元保存数字后台算法的输出，而不存储前台估算的扰动权重。

数字后台算法表达式如下：

j(i+1)＝j(i)-μ×PN(i)×(D(V_R(i))-PN(i)×j(i)×W_design) (1)

W_{d_real}＝j(i)×W_design (2)

V_R(i)＝S(i)+PN(i)×W_real (3)

其中，j为迭代系数，j(i)为第i次迭代得到的系数，PN(i)为PN码产生电路的输出，V_R(i)为量化器输入，D(V_R(i))为量化器输出信号，μ为步长因子，W_design为扰动权重的设计值，S(i)为模拟输入信号，W_{d_real}为更新的扰动权重。

当LMS后台算法趋于收敛时，此时那么此时的随机扰动更新权重为将W_{d_re}从D(V_R(i))中去除，此时，

当制造工艺、工作环境如温度、电压等发生变化，实际的扰动权重由W_real变化为W_{real_1}，应用公式(1)，当LMS后台算法再次收敛，此时j(i)×W_design＝D(W_{real_1})，那么 因此，本实施例具有实时测量扰动权重的功能，达到扰动权重自校准的目的。

在一些实施例中，请参阅图3，本申请提供一种随机扰动消除方法流程图，包括：

步骤S1，获取当前注入输入信号的随机扰动信号对应的数字量，以及带有扰动的所述输入信号量化后的数字信号；

例如，在输入的模拟信号中注入扰动信号模拟量，通过量化器将带有扰动信号的模拟信号转换为带有扰动信号的数字信号，本步骤可由随机扰动产生模块执行，在此不再重述

步骤S2，根据所述随机扰动信号数字量与数字信号利用最小均方差算法计算权重偏差迭代系数；

例如，基于所述数字信号与随机扰动数字量利用最小均方差算法计算权重偏差迭代系数，详见上述公式(1)。

步骤S3，根据计算的所述权重偏差迭代系数实时更新扰动权重；

在此，本步骤可由权重计算模块执行，在此不再重述。

步骤S4，按照更新的所述扰动权重消除所述数字信号中的扰动信号。

在此，本步骤可由扰动消除模块执行，在此不再重述。

在本实施例中，用于消除经模数转换器输出的数字信号中的扰动信号。其中，随机扰动消除方法可由上述提及的随机扰动消除电路执行，或者其他任何可执行随机扰动消除方法的随机扰动消除电路。

在另一些实施例中，请参阅图4，为相关技术中使用机扰动权重的设计值剔除随机扰动的频谱图；请参阅图5，为本申请随机扰动消除方法在扰动权重剔除随机扰动的频谱图，通过对比同一芯片采用两种不同的随机扰动消除方式，例如，可以在8位Pipiline流水线ADC模数转换器中将随机扰动从输出中完全剔除，其中，采用现有技术中使用机扰动权重的设计值剔除随机扰动，得到的信噪比43.49dB，而采用本申请随机扰动消除方法在扰动权重剔除随机扰动的频谱图，得到的信噪比45.53dB；本申请明显提高了信噪比，实现消除数字信号中的扰动信号，有效避免了外加扰动信号的干扰。

相比于传统的后台校正方式，本申请无复杂的运算单元，电路实现更为简单，效果更为稳定，实现复杂度低；相比于传统的前台修调的方式，本申请对输入信号加入随机扰动，可以跟踪消除误差随工作环境变化波动的影响，例如，利用最小均方差算法计算权重偏差迭代系数，根据所述权重偏差迭代系数实时更新扰动权重，将受工作环境变化波动产生的随机扰动杂散分量白化到噪底中，从而达到实时校正随机扰动，提升ADC动态性能的目的。

综上所述，本申请通过在随机扰动消除电路中设置权重计算模块，基于所述数字信号与随机扰动利用最小均方差算法计算权重偏差迭代系数，根据所述权重偏差迭代系数实时更新扰动权重，进而实时计算当前的扰动权重，实现扰动权重自我校准功能；即使当前芯片的制造工艺或工作环境发生变化，也能够动态调整扰动权重，进而较为理想化的消除数字信号中扰动信号，另外，还消除了随机扰动权重的测试成本，产生了巨大的经济效益。所以，本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。