具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。

请参阅图1，一种数据传输系统，包括：两个以上的数字输入输出插件10；数据线20，与数字输入输出插件10的数量相同，每一数字输入输出插件10均对应连接一数据线20；数据总线30，各数据线20均连接至数据总线30；输入使能信号线40，与数字输入输出插件10的数量相同，每一数字输入输出插件10均对应连接一输入使能信号线40，输入使能信号线40连接中央处理器插件；输出使能信号线50，与数字输入输出插件10的数量相同，每一数字输入输出插件10均对应连接一输出使能信号线50，输入使能信号线40连接中央处理器插件；中央处理器插件60，连接数据总线30。

具体地，在继电保护领域中，保护装置的输入输出方式有两种，其一请结合参阅图2，各个DIO插件(也即数字输入输出插件10)通过内容通讯总线与CPU插件(也即中央处理器插件60)相连接，此时由于需要利用微控制单元进行通讯相关的控制，将会增加额外成本。其二请结合参阅图3，各个DIO插件均分别通过多个I/O(输入/输出)口与CPU插件相连接，此时若DIO插件的数量过多，将会导致所需的I/O过多，设计难度增大。

数字输入输出插件10即为具有数字量输入以及数字量输出功能的器件，数字输入输出插件10连接至外部保护装置，用以实现外部保护装置的数字量输入与输出操作。数据线20即为具备数据传输功能的连接线，可以理解，数据线20的具体形式并不是唯一的，具体可结合数字输入输出插件10的输入和/或输出接口的数量进行不同设置。例如，在一个实施例中，当数字输入输出插件10的输入口同时具备多个时，一条数据线20将具备多个接口，每一个接口分别连接至一个输入口，也即一条数据线20实质有多根相互独立且可进行数据传输的连接线构成。同样的，为了与数字输入输出插件10的输入和/或输出接口相对应，数据总线30也同样由多根相互独立且可进行数据传输的连接线构成。

输入使能信号线40即为用来传输输入使能信号的连接线，在输入使能信号的作用下，数字输入输出插件10可通过数据线20以及数据总线30向中央处理器插件60写入数据，也即实现数据的输入操作。输出使能信号线50即为用来传输输出使能信号连接线，在输出使能信号的作用下，数字输入输出插件10可通过数据线20以及数据总线30从中央处理器插件60读取数据，也即实现数据输出操作。

本实施例的方案，通过将各个DIO插件中，用来进行各数据传输的数据线20连接至同一个数据总线30之后，CPU插件只需要与该数据总线30相连接，通过输入使能信号线40以及输出使能信号线50的分时复用，即可实现各个DIO插件的数据读取与写入操作。通过该方案不需要微控制单元来进行通信处理，且对I/O口的数量要求也不多，在设计上容易实现，不会增加系统的复杂度。

请参阅图4，在一个实施例中，数据线20包括输入数据线21和输出数据线22，输入数据线21的数量与数字输入输出插件10的数量相同，输出数据线22的数量与数字输入输出插件10的数量相同，数据总线30包括输入数据总线31和输出数据总线32，每一数字输入输出插件10均对应连接一输入数据线21，各输入数据线21均连接至输入数据总线31，输入数据总线31连接中央处理器插件60；每一数字输入输出插件10均对应连接一输出数据线22，各输出数据线22均连接至输出数据总线32，输出数据总线32连接中央处理器插件60。

具体地，本实施例的方案中将数据线20分为输入数据线21和输出数据线22，将数据总线30分为输入数据总线31和输出数据总线32，各个输入数据线21相互连接且公共端连接至输入数据总线31，各个输出数据线22相互连接且公共端连接至输出数据总线32。通过该方案，各个DIO插件的输入操作可通过同一输入数据总线31来实现，在具体实现时，各个DIO插件的输入操作将会依次执行。而各个DIO插件的输出操作则可通过同一输出数据总线32来实现，在具体实现时，各个DIO插件的输出操作将会依次执行。且在其中一个DIO插件被使能进行数据输入时，其它的DIO插件还能被使能进行数据输出。

通过上述方案，将数据传输系统的输入与输出分开，在一个DIO插件进行数据输入操作的同时，还能并行实现另一个DIO插件的数据输出操作，从而有效提高数据传输的效率，可达到快速读取输入、快速控制输出的效果。

应当指出的是，数字输入输出插件10的具体类型并不是唯一的，请参阅图4，在一个实施例中，数字输入输出插件10包括收发芯片11、锁存芯片13、输入回路12和输出回路14，收发芯片11连接输入数据线21和输入使能信号线40，各输入回路12分别连接收发芯片11，输入回路12用于连接外部保护装置；锁存芯片13连接输出数据线22和输出使能信号线50，各输出回路14分别连接锁存芯片13，输出回路14用于连接外部保护装置。

具体地，输入回路12和输出回路14分别连接至外部保护装置，外部保护装置的输出将会作为数据传输系统的输入，经过输入回路12转换为可以供数字芯片使用的小电压数字信号，即可以将外部是否有电压变为数字信号“1”(有电压)或“0”(无电压)，作为输入状态传输至收发芯片11，在输入使能信号线40传输的输入使能信号作用下，该输入状态经输入数据线21、输入数据总线31传输到CPU插件并进行存储。CPU插件将会根据当前写入的输入状态以及之前存储的输出状态进行逻辑分析，得到当前所需的输出状态，经过输出数据总线32、输出数据线22传输到锁存芯片13，最终经由输出回路14传输到保护装置，作为保护装置的数据输入。

本实施例的方案，输入回路12以及输出回路14的数量均包括多个，从而可同时实现多个不同位置点数据输入与输出控制。而输入回路12以及输出回路14的数量具体为多少，则可结合实际使用场景中，收发芯片11以及锁存芯片13的输入输出口进行确定。

可以理解，收发芯片11和锁存芯片13的具体类型均不是唯一的，只要能够分别实现数据收发功能以及数据锁存功能均可，例如，在一个较为详细的实施例中，可采用型号为74LV245的芯片作为收发芯片11，采用型号74HC573的芯片作为锁存芯片13。相应的，在该详细实施例下，收发芯片11和锁存芯片13将具备8个输入输出引脚，对应的输入数据线21、输出数据线22、输入数据总线31以及输出数据总线32均同时包括8根具备数据传输功能的连接线。

输入回路12的具体类型并不是唯一的，在一个实施例中，请结合参阅图4，输入回路12为光耦输入回路。也即输入回路12具体包括第一电阻、第二电阻和光耦器件，光耦器件的发光器的第一端通过第一电阻连接外部保护装置，光耦器件的发光器的第二端用于连接外部保护装置，光耦器件的受光器的第一端连接电源，光耦器件的受光器的第二端连接DIO插件以及第二电阻的第一端，第二电阻的第二端接地。通过在每一DIO插件中均对应设置多个该类型的输入回路12，外部电压输入通过光耦回路中，转换为可以供数字芯片使用的小电压数字信号，即可以将外部是否有电压变为数字信号“1”(有电压)或“0”(无电压)传输给收发芯片11，可以通过一个DIO插件同时采集多个输入状态。

同样的，输出回路14的具体类型也并不是唯一的，可结合参阅图4，在一个实施例中，输出回路14为继电器输出回路。该继电器输出回路由锁存芯片13进行控制，利用开关管(具体可为三极管等)进行驱动，可以让继电器的干接点闭合或打开，从而将锁存器传输的输出状态作为外部保护装置的输入，传输至外部保护装置。

请结合参阅图4，在一个实施例中，数据传输系统还包括背板，数据线20、数据总线30、输入使能信号线40和输出使能信号线50均设置于背板。通过该种方式，将各个数据线20、数据总线30、输入使能信号线40和输出使能信号集成固定设置于背板，在使用时，只需要将背板上相应的接口进行连接即可，有效提高数据传输系统的操作便利性。

进一步地，请结合参阅图4，在一个实施例中，中央处理器插件60包括逻辑处理器、存储器和可编程逻辑控制器，逻辑处理器和可编程逻辑控制器分别连接存储器，数据总线30、输入使能信号线40和输出使能信号线50分别连接可编程逻辑控制器。

具体地，中央处理器插件60包括逻辑处理器61、存储器62以及可编程逻辑控制器63几部分，其中，逻辑处理器61主要用来进行当前所需的输出状态的逻辑分析操作，而存储器62则用来存储输入状态与输出状态，可编程逻辑控制器63用来进行数据的读取、写入操作，是中央处理器插件60与DIO插件进行数据传输的门户。

为了便于理解本申请的各个实施例，下面结合详细方案对本申请进行解释说明。当系统开始运行时，逻辑处理器61会通过预设值(系统预设的一个条件阈值，在满足的情况下进行初始化设置)，初始化系统的初始输出状态，并将初始输出状态存在存储器62中(存储器62包括输入状态存储区和输出状态存储区，此时具体存储在输出状态存储区)。当系统正常运行后，逻辑处理器61会读取存储器62内的输入状态存储区，即了解系统当前的外部输入是什么状态的，该输入状态存储区的输入由DIO插件在输入使能的情况下传输。同时根据当前的输入状态，之前的输出状态做逻辑判断分析，判断系统应该给出什么样的输出状态，并将输出状态存储到存储器62的输出状态存储区，覆盖之前的输出状态。经过延时逻辑处理器61循环读取输入状态，输出并覆盖输出状态。

一方面，可编程逻辑控制器63(FPGA)会循环读取存储器62的输出状态存储区，即了解到所有DIO插件当前的输出状态。通过输出数据总线32以及输出数据线22，让各个DIO插件依次输出，控制继电器接点的通断。FPGA会先将DIO1插件(也即第一个DIO插件)的输出状态输出到输出数据总线32，之后传输到DIO1插件对应的输出数据线22，再通过控制DIO1插件对应的输出使能信号线50传输输出使能信号，锁存当前DIO1插件的输出的数据，最终通过控制继电器输出回路导通，将输出状态传输到外部保护装置。随后，将DIO2插件以及其它的DIO插件，采用类似的方式进行输出数据的锁存，控制相应继电器回路的通断，实现输出控制。在所有的DIO插件均完成依次数据输出，经过延时一段时间后，FPGA会再次读取存储器62的输出状态存储区，刷新DIO插件的输出状态，始终保持DIO插件的输出状态是最新的，实现新一轮DIO插件的数据输出。

另一方面，FPGA能够循环读取储器的输出状态存储区。首先，FPGA控制DIO1插件对应的输入使能信号线40传输输入使能信号，使DIO1插件对应的输入数据线21打开，并读取DIO1插件的输入状态(根据收发芯片11的不同输入状态的数量也会有所区别)，并写入存储器62的输入状态存储区进行存储；随后，FPGA依次控制DIO2插件以及其它DIO插件对应的输入使能信号线40进行输入使能，依次读取所有DIO插件的输入状态并存储，完成一轮读取操作。最终在经过一段时间的延时后，FPGA会继续重复上述操作，实现下一轮的所有DIO插件的读取操作。

上述数据传输系统，各个数字输入输出插件10分别连接有一条数据线20，之后将所有的数据线20共同连接到一数据总线30之后，利用数据总线30将各个数字输入输出插件10接入中央处理器插件60。并且，中央处理器与各个数字输入输出插件10之间还设置后输入使能信号线40以及输出使能信号线50，通过输入使能信号线40以及输出使能信号线50的使能控制，可使得中央处理器插件60分别与各个数字输入输出插件10之间进行数据传输。通过上述方案，数字输入输出插件10与中央处理器插件60之间不需要微控制单元来处理通信相关的功能，可有效降低成本，同时该方案只需要一个数据总线30即可实现与所有数字输入输出插件10的数据传输，不会受中央处理器插件60的I/O管脚数量限制，有效降低设计难度。

请参阅图5，一种上述数据传输系统的数据传输方法，包括步骤S100、步骤S200和步骤S300。

步骤S100，当数据传输系统开始运行时，初始化数据传输系统的输出状态并进行存储；步骤S200，获取数字输入输出插件传输的输入状态；步骤S300，根据输入状态以及存储的输出状态进行分析，得到数据传输系统当前所需的输出状态进行输出，并根据当前所需的输出状态对存储的输出状态进行覆盖更新。

具体地，数据传输系统如上述各个实施例以及附图所示，数字输入输出插件10即为具有数字量输入以及数字量输出功能的器件，数字输入输出插件10连接至外部保护装置，用以实现外部保护装置的数字量输入与输出操作。数据线20即为具备数据传输功能的连接线，可以理解，数据线20的具体形式并不是唯一的，具体可结合数字输入输出插件10的输入和/或输出接口的数量进行不同设置。例如，在一个实施例中，当数字输入输出插件10的输入口同时具备多个时，一条数据线20将具备多个接口，每一个接口分别连接至一个输入口，也即一条数据线20实质有多根相互独立且可进行数据传输的连接线构成。同样的，为了与数字输入输出插件10的输入和/或输出接口相对应，数据总线30也同样由多根相互独立且可进行数据传输的连接线构成。

输入使能信号线40即为用来传输输入使能信号的连接线，在输入使能信号的作用下，数字输入输出插件10可通过数据线20以及数据总线30向中央处理器插件60写入数据，也即实现数据的输入操作。输出使能信号线50即为用来传输输出使能信号连接线，在输出使能信号的作用下，数字输入输出插件10可通过数据线20以及数据总线30从中央处理器插件60读取数据，也即实现数据输出操作。

本实施例的方案，通过将各个DIO插件中，用来进行各数据传输的数据线20连接至同一个数据总线30之后，CPU插件只需要与该数据总线30相连接，通过输入使能信号线40以及输出使能信号线50的分时复用，即可实现各个DIO插件的数据读取与写入操作。通过该方案不需要微控制单元来进行通信处理，且对I/O口的数量要求也不多，在设计上容易实现，不会增加系统的复杂度。

当系统开始运行时，逻辑处理器61会通过预设值(系统预设的一个条件阈值，在满足的情况下进行初始化设置)，初始化系统的初始输出状态，并将初始输出状态存在存储器62中(存储器62包括输入状态存储区和输出状态存储区，此时具体存储在输出状态存储区)。当系统正常运行后，逻辑处理器61会读取存储器62内的输入状态存储区，即了解系统当前的外部输入是什么状态的，该输入状态存储区的输入由DIO插件在输入使能的情况下传输。同时根据当前的输入状态，之前的输出状态做逻辑判断分析，判断系统应该给出什么样的输出状态，并将输出状态存储到存储器62的输出状态存储区，覆盖之前的输出状态。经过延时逻辑处理器61循环读取输入状态，输出并覆盖输出状态。

应当指出的是，上述实施例仅以其中一个DIO插件实现一次数据输入以及一次数据输出进行解释说明，在具备多个DIO插件时，数据的输入以及输出包括两种情况。

其一为数据的输入以及输出共用同一数据总线30，此时若是在进行数据的输入时，则无法同时实现数据的输出操作。在该实施例中，同一时间只能实现一个DIO插件的输入操作，或者一个DIO插件的输出操作，故基于上述数据传输方法，可以是实现第一个DIO插件的输入状态输入之后，基于该输入状态确定第一个DIO插件的输出状态进行输出并覆盖存储之后，采用相同的方法，实现下一个DIO插件的输入与输出控制，直至所有的DIO插件均完成一次输入与输出操作，也即均获取一次输入状态，并结合输入状态对确定输出状态进行输出和覆盖存储。在另一个实施例中，还可以是基于上述数据传输方法，完成第一个DIO插件的输入状态输入之后，开始第二个DIO插件的输入状态输入；所有DIO插件的输入状态均确定之后，在结合和各个DIO插件的输入状态以及存储的输出状态，依次分别确定各个DIO插件的输出状态进行输出并覆盖存储。

其二为数据的输入采用数据输入总线，而数据的输出则采用数据输出总线，此时，DIO插件的输入以及输出可并行进行处理，也即在对第一个DIO插件的输入状态进行输入控制时，还可同时对其他DIO插件的输出状态进行逻辑分析以及覆盖存储，直至所有的DIO插件均完成一次输入与输出。例如，在对第二个DIO插件进行输入状态的输入时，可同时根据第一个DIO插件的输入状态以及第一个DIO插件上一次存储的输出状态得到当前第一个DIO插件所需的输出状态，并进行输出以及覆盖存储。

请结合参阅图6，在一个实施例中，步骤S200包括步骤S210和步骤S220。

步骤S210，通过输入使能信号线向数字输入输出插件发送输入使能信号；步骤S220，接收数字输入输出插件根据输入使能信号发送的输入状态。

可以理解，本实施例的方案中，在进行输入状态的获取时，首先需要CPU插件通过与DIO插件相连接的输入使能信号线40向DIO插件发送输入使能信号，使得DIO插件工作在输入状态。在该状态下，通过DIO插件的输入回路12以及收发芯片11，可将外部输入转换为可以供数字芯片使用的小电压数字信号，即可以将外部是否有电压变为数字信号“1”(有电压)或“0”(无电压)，最终通过输入数据线21以及输入数据总线31传输到CPU插件。

进一步地，在一个实施例中，请结合参阅图7，步骤S300包括步骤S310和步骤S320。

步骤S310，根据输入状态以及存储的输出状态进行分析，得到数据传输系统当前所需的输出状态；步骤S320，通过输出使能信号线向数字输入输出插件发送输出使能信号后，将当前所需的输出状态发送至数字输入输出插件。

同样地，本实施例的方案中，在进行输出状态的输出时，首先需要CPU插件通过与DIO插件相连接的输出使能信号线50向DIO插件发送输出使能信号，使得DIO插件工作在输出状态。在该状态下，输出状态通过输出数据总线32以及输出数据线22传输至相应的DIO插件，之后通过DIO插件的锁存芯片13以及输出回路14，可将输出状态输出至外部保护装置。

在一个实施例中，在一个实施例中，步骤S300之后，该方法还包括：当数字输入输出插件10均完成一次输入与输出时，以预设时长开始计时，到计时达到时返回获取数字输入输出插件10传输的输入状态的步骤，直至数据传输操作完成。

具体地，在该实施例的方案中，每一个DIO插件均需要完成多次的输入输出操作，故在每一个DIO插件均完成一次输入与输出之后，CPU插件将会以预设时长开始计时，在计时达到时，开启对各个DIO插件的下一轮输入与输出控制，直至接收到结束指令等，结束输入输出控制操作。

上述数据传输方法，各个数字输入输出插件10分别连接有一条数据线20，之后将所有的数据线20共同连接到一数据总线30之后，利用数据总线30将各个数字输入输出插件10接入中央处理器插件60。并且，中央处理器与各个数字输入输出插件10之间还设置后输入使能信号线40以及输出使能信号线50，通过输入使能信号线40以及输出使能信号线50的使能控制，可使得中央处理器插件60分别与各个数字输入输出插件10之间进行数据传输。通过上述方案，数字输入输出插件10与中央处理器插件60之间不需要微控制单元来处理通信相关的功能，可有效降低成本，同时该方案只需要一个数据总线30即可实现与所有数字输入输出插件10的数据传输，不会受中央处理器插件60的I/O管脚数量限制，有效降低设计难度。

一种继电保护设备，包括保护装置和上述的数据传输系统，数字输入输出插件10连接保护装置，中央处理器插件60用于根据上述的方法进行数据传输控制。

具体地，数据传输系统的具体结构以及实现方式如上述各个实施例和附图所示，数字输入输出插件10即为具有数字量输入以及数字量输出功能的器件，数字输入输出插件10连接至外部保护装置，用以实现外部保护装置的数字量输入与输出操作。数据线20即为具备数据传输功能的连接线，可以理解，数据线20的具体形式并不是唯一的，具体可结合数字输入输出插件10的输入和/或输出接口的数量进行不同设置。例如，在一个实施例中，当数字输入输出插件10的输入口同时具备多个时，一条数据线20将具备多个接口，每一个接口分别连接至一个输入口，也即一条数据线20实质有多根相互独立且可进行数据传输的连接线构成。同样的，为了与数字输入输出插件10的输入和/或输出接口相对应，数据总线30也同样由多根相互独立且可进行数据传输的连接线构成。

输入使能信号线40即为用来传输输入使能信号的连接线，在输入使能信号的作用下，数字输入输出插件10可通过数据线20以及数据总线30向中央处理器插件60写入数据，也即实现数据的输入操作。输出使能信号线50即为用来传输输出使能信号连接线，在输出使能信号的作用下，数字输入输出插件10可通过数据线20以及数据总线30从中央处理器插件60读取数据，也即实现数据输出操作。

本实施例的方案，通过将各个DIO插件中，用来进行各数据传输的数据线20连接至同一个数据总线30之后，CPU插件只需要与该数据总线30相连接，通过输入使能信号线40以及输出使能信号线50的分时复用，即可实现各个DIO插件的数据读取与写入操作。通过该方案不需要微控制单元来进行通信处理，且对I/O口的数量要求也不多，在设计上容易实现，不会增加系统的复杂度。

当系统开始运行时，逻辑处理器61会通过预设值(系统预设的一个条件阈值，在满足的情况下进行初始化设置)，初始化系统的初始输出状态，并将初始输出状态存在存储器62中(存储器62包括输入状态存储区和输出状态存储区，此时具体存储在输出状态存储区)。当系统正常运行后，逻辑处理器61会读取存储器62内的输入状态存储区，即了解系统当前的外部输入是什么状态的，该输入状态存储区的输入由DIO插件在输入使能的情况下传输。同时根据当前的输入状态，之前的输出状态做逻辑判断分析，判断系统应该给出什么样的输出状态，并将输出状态存储到存储器62的输出状态存储区，覆盖之前的输出状态。经过延时逻辑处理器61循环读取输入状态，输出并覆盖输出状态。

上述继电保护设备，数据传输系统的各个数字输入输出插件10分别连接有一条数据线20，之后将所有的数据线20共同连接到一数据总线30之后，利用数据总线30将各个数字输入输出插件10接入中央处理器插件60。并且，中央处理器与各个数字输入输出插件10之间还设置后输入使能信号线40以及输出使能信号线50，通过输入使能信号线40以及输出使能信号线50的使能控制，可使得中央处理器插件60分别与各个数字输入输出插件10之间进行数据传输。通过上述方案，数字输入输出插件10与中央处理器插件60之间不需要微控制单元来处理通信相关的功能，可有效降低成本，同时该方案只需要一个数据总线30即可实现与所有数字输入输出插件10的数据传输，不会受中央处理器插件60的I/O管脚数量限制，有效降低设计难度。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。