阅读说明：本技术 一种半导体器件及其制造方法和电子装置 (Semiconductor device, manufacturing method thereof and electronic device ) 是由 金吉松 毛明军 于 2018-06-27 设计创作，主要内容包括：本发明提供一种半导体器件及其制造方法和电子装置,包括：提供半导体衬底,在所述半导体衬底上形成有栅极凹槽；在所述栅极凹槽的底部和侧壁上依次形成高k介电层和功函数层；形成蚀刻阻挡层填充所述栅极凹槽,其中,所述蚀刻阻挡层的顶面低于所述高k介电层和所述功函数层的顶面；以所述蚀刻阻挡层为阻挡层刻蚀去除部分所述功函数层,使所述功函数层的顶面和所述蚀刻阻挡层的顶面齐平；去除部分所述高k介电层,使所述高k介电层的顶面与所述功函数层的顶面齐平；去除所述蚀刻阻挡层。本发明的方法实现了对高k介电层的部分去除,使得金属栅极结构和连接源极和漏极的接触孔之间的高k介电层减少,降低电容,提高器件性能。(The invention provides a semiconductor device, a method of manufacturing the same, and an electronic apparatus, including: providing a semiconductor substrate, and forming a grid electrode groove on the semiconductor substrate; sequentially forming a high-k dielectric layer and a work function layer on the bottom and the side wall of the grid electrode groove; forming an etching barrier layer to fill the gate groove, wherein the top surface of the etching barrier layer is lower than the top surfaces of the high-k dielectric layer and the work function layer; etching and removing part of the work function layer by taking the etching barrier layer as a barrier layer, so that the top surface of the work function layer is flush with the top surface of the etching barrier layer; removing part of the high-k dielectric layer to enable the top surface of the high-k dielectric layer to be flush with the top surface of the work function layer; and removing the etching barrier layer. The method of the invention realizes partial removal of the high-k dielectric layer, so that the high-k dielectric layer between the metal gate structure and the contact hole for connecting the source electrode and the drain electrode is reduced, the capacitance is reduced, and the device performance is improved.)

一种半导体器件及其制造方法和电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

在集成电路制造领域，随着MOS晶体管尺寸的不断缩小，器件的物理极限对器件制备带来的影响也越来越大，器件的特征尺寸按比例缩小也变得更加困难，其中MOS晶体管及其电路制造领域容易出现从栅极向衬底的漏电问题。

当前解决上述问题的方法是在半导体器件中采用高K金属栅极来代替常规的多晶硅栅极结构。然而，常规的金属栅极结构包括形成在凹槽底部和侧壁上的高k介电层以及填充满凹槽的栅极层，并且，在半导体器件的源极和漏极上通常形成有金属接触孔，以将源极和漏极引出，这样在栅极层和金属接触孔之间则夹了一层高k介电层使得电容比较高，因此，目前的工艺中会对金属栅极做回蚀刻工艺时会考虑对高k介电层也进行回蚀刻，但是高k介电层的材料和金属栅极功函数层的材料性能不同，对刻蚀的挑战很大，常用的方法是用Ar等离子体对高k介电层进行轰击，但是这样也会轰击到金属栅极功函数例如TiN，使得有效功函数漂移，从而影响器件的性能。因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在

具体实施方式

部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对目前存在的问题，本发明一方面提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有栅极凹槽；

在所述栅极凹槽的底部和侧壁上依次形成高k介电层和功函数层；

形成蚀刻阻挡层填充所述栅极凹槽，其中，所述蚀刻阻挡层的顶面低于所述高k介电层和所述功函数层的顶面；

以所述蚀刻阻挡层为阻挡层刻蚀去除部分所述功函数层，使所述功函数层的顶面和所述蚀刻阻挡层的顶面齐平；

去除部分所述高k介电层，使所述高k介电层的顶面与所述功函数层的顶面齐平；

去除所述蚀刻阻挡层。

示例性地，在形成所述蚀刻阻挡层之前或者在形成所述蚀刻阻挡层之后，还包括进行退火处理的步骤。

示例性地，在形成所述功函数层之后，形成所述蚀刻阻挡层之前，还包括：在所述功函数层的表面上形成保护层的步骤。

示例性地，在形成所述蚀刻阻挡层之前，形成所述保护层之后，还包括：进行退火处理的步骤。

示例性地，在所述蚀刻阻挡层的材料包括氧化物时，在形成所述蚀刻阻挡层之前，还包括以下步骤：去除所述保护层。

示例性地，在去除部分所述功函数层的步骤之前，还包括以下步骤：回蚀刻去除部分所述保护层至所述保护层的顶面和所述蚀刻阻挡层的表面齐平。

示例性地，在所述蚀刻阻挡层的材料包括氧化物时，使用湿法刻蚀去除所述高k介电层的同时去除所述蚀刻阻挡层。

示例性地，在形成所述栅极凹槽之前，还包括以下步骤：

在所述半导体衬底上预定形成金属栅极结构的区域形成伪栅极结构；

形成层间介电层以覆盖所述半导体衬底以及所述伪栅极结构；

对所述层间介电层进行平坦化，以停止于所述伪栅极结构的表面；

去除所述伪栅极结构以形成所述栅极凹槽。

示例性地，在对所述层间介电层进行平坦化之前，还包括以下步骤：对部分厚度的所述层间介电层进行氮化处理。

示例性地，所述氮化处理使用去耦合等离子掺氮技术或者使用等离子注入N的方法。

示例性地，在对所述层间介电层进行平坦化的步骤之后，还包括以下步骤：

回蚀刻所述层间介电层，以使所述层间介电层的顶面低于所述伪栅极结构的顶面；

在所述层间介电层的表面上形成蚀刻停止层，其中所述蚀刻停止层的顶面和所述伪栅极结构的顶面齐平。

示例性地，所述蚀刻阻挡层的材料包括非晶硅或者氧化硅；所述保护层的材料包括非晶硅。

本发明再一方面还提供一种采用前述的制造方法制备获得的半导体器件。

本发明另一方面还提供一种电子装置，所述电子装置包括前述的半导体器件。

综上所述，本发明的制造方法在栅极凹槽中形成蚀刻阻挡层作为功函数层蚀刻时的阻挡层，实现对功函数层的刻蚀，并随后去除部分所述高k介电层以使高k介电层和功函数层的顶面齐平，进而实现对高k介电层的部分去除，使得金属栅极结构和连接源极和漏极的接触孔之间的高k介电层减少，降低电容，提高器件性能，并且，本发明的方法无需再使用Ar等离子体对高k介电层进行轰击，因此不会产生由于轰击而导致的功函数层的有效功函数层漂移的问题，进一步提高了器件的良率和性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A示出了常规的一种金属栅极结构的剖面示意图；

图1B示出了一种常规的具有金属栅极结构的半导体器件的扫描电镜图；

图2A至图2F示出了本发明一个具体实施方式的半导体器件的制造方法依次执行所获得器件的剖面示意图；

图3A至图3E示出了本发明另一个具体实施方式的半导体器件的制造方法依次执行所获得器件的剖面示意图；

图4示出了本发明另一个具体实施方式的半导体器件的制造方法执行时所获得器件的立体示意图；

图5A至图5F示出了本发明再一个具体实施方式的半导体器件的制造方法依次执行所获得器件的剖面示意图；

图6示出了本发明一个具体实施方式的半导体器件的制造方法的流程图；

图7示出了本发明一实施例中的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

如图1A所示，常规的金属栅极结构包括依次形成在凹槽底部和侧壁上的高k介电层1021和金属栅极功函数层1022以及填充满凹槽的栅极层1023，对于FinFET器件，金属栅极结构形成在鳍片101上，并且，如图1B所示，在半导体器件的源极和漏极上通常形成有金属接触孔(CT)，以将源极和漏极引出，这样在栅极层和金属接触孔之间则夹了一层高k介电层(HK)使得电容比较高，因此，目前的工艺中会对金属栅极做回蚀刻工艺时会考虑对高k介电层1021也进行回蚀刻，但是高k介电层1021的材料和金属栅极功函数层的材料性能不同，对刻蚀的挑战很大，常用的方法是用Ar等离子体对高k介电层进行轰击，但是这样也会轰击到金属栅极功函数例如TiN，使得有效功函数漂移，从而影响器件的性能。

鉴于上述技术问题的存在，本发明提供一种半导体器件的制造方法，如图6所示，主要包括以下步骤：

步骤S1，提供半导体衬底，在所述半导体衬底上形成有栅极凹槽；

步骤S2，在所述栅极凹槽的底部和侧壁上依次形成高k介电层和功函数层；

步骤S3，形成蚀刻阻挡层填充所述栅极凹槽，其中，所述蚀刻阻挡层的顶面低于所述高k介电层和所述功函数层的顶面；

步骤S4，以所述蚀刻阻挡层为阻挡层刻蚀去除部分所述功函数层，使所述功函数层的顶面和所述蚀刻阻挡层的顶面齐平；

步骤S5，去除部分所述高k介电层，使所述高k介电层的顶面与所述功函数层的顶面齐平；

步骤S6，去除所述蚀刻阻挡层。

综上所述，本发明的制造方法在栅极凹槽中形成蚀刻阻挡层作为功函数层蚀刻时的阻挡层，实现对功函数层的刻蚀，并随后去除部分所述高k介电层使高k介电层和功函数层的顶面齐平，进而实现对高k介电层的部分去除，使得金属栅极结构和连接源极和漏极的接触孔之间的高k介电层减少，降低电容，提高器件性能，并且，本发明的方法无需再使用Ar等离子体对高k介电层进行轰击，因此不会产生由于轰击而导致的功函数层的有效功函数层漂移的问题，进一步提高了器件的良率和性能。

实施例一

下面，参考图2A至图2F对本发明的半导体器件的制造方法做详细描述。

首先，执行步骤一，如图2A所示，提供半导体衬底(未示出)，在所述半导体衬底上形成有栅极凹槽202a。

在本发明中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底中还形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。为了简化，图示中予以省略。

为了便于对本申请的技术方案进行解释和说明，本文的实施例中主要以FinFET器件为例，并且，对于本文中涉及的附图为了便于理解鳍片结构和金属栅极结构之间的位置关系，将鳍片结构201也示出在了剖面示意图中，而实际在对鳍片结构侧壁外侧的金属栅极结构的剖面示意图中是不会剖到鳍片结构的，如沿图4中的剖面线AA’所获得的剖面示意图。

在一个示例中，在所述半导体器件为FinFET器件时，在所述半导体衬底上形成有鳍片结构201，其中，鳍片结构201是形成在半导体衬底上的立柱结构，还可以在半导体衬底上形成多个鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。

具体地，所述鳍片结构的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。

在一个示例中，在形成鳍片结构之后，在所述鳍片结构201外侧的半导体衬底上形成隔离结构(未示出)，所述隔离结构的顶面低于鳍片结构的顶面。

具体地，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。然后回蚀刻所述隔离材料层，至所述鳍片结构的目标高度，以形成隔离结构。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。

在一个示例中，在形成隔离结构之后，还包括在所述隔离结构上形成横跨所述鳍片的伪栅极结构，其中伪栅极结构包括伪栅极介电层和伪栅极材料层。其中，所述伪栅极介电层可以选用常用的氧化物，例如SiO₂，所述伪栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举。

需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片结构的伪栅极结构，是指在鳍片结构的部分的上表面和侧面均形成有伪栅极结构，并且该伪栅极结构还形成在半导体衬底的部分表面上。此处对于“横跨”的解释同样适用于下面提到的横跨鳍片结构的金属栅极结构等。

可以使用本领域技术人员熟知的任何适合的方法形成所述伪栅极结构，在此不做赘述。

在一个示例中，还可以在伪栅极结构的侧壁上形成偏移侧墙。具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。

在一个示例中，在形成所述伪栅极结构之后，还可以进行源漏极离子注入，以在伪栅极结构两侧的鳍片中形成源极和漏极，具体注入离子的类型可以根据实际器件的类型合理选择。

随后，还可以形成层间介电层(未示出)以覆盖所述半导体衬底以及所述伪栅极结构，对所述层间介电层进行平坦化，以停止于所述伪栅极结构的顶部。

其中，所述层间介电层可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层可以选用SiO₂，其厚度并不局限于某一数值。

所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。

在一个示例中，在对所述层间介电层进行平坦化之前，还包括以下步骤：对部分厚度的所述层间介电层进行氮化处理，以降低湿法刻蚀去除所述高k介电层时对所述层间介电层的刻蚀速率，避免栅极凹槽外侧的层间介电层受到损伤。

示例性地，所述层间介电层经所述氮化处理的部分的底部位于所述伪栅极结构的顶面以下，以保证在对所述层间介电层进行平坦化后，仍然有氮化处理后的层间介电层保留下来。

在一个示例中，可以通过本领域技术人员熟知的任何适合的方法进行所述氮化处理，其中，较佳地，所述氮化处理使用去耦合等离子掺氮技术(DPN)或者使用等离子注入N的方法。

在一个示例中，通过去除所述伪栅极结构以形成所述栅极凹槽202a。

接着，执行步骤二，如图2A所示，在所述栅极凹槽202a的底部和侧壁上依次形成高k介电层2021和功函数层2022。

可选地，在形成所述高k介电层2021之前，还包括在所述栅极凹槽202a的底部形成界面层(未示出)的步骤。

界面(IL)层的构成材料包括硅氧化物(SiOx)，形成界面层的作用是改善高k介电层与半导体衬底之间的界面特性。IL层的可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用热氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。界面层的厚度范围为5埃至10埃。

高k介电层2021的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层2021。高k介电层2021的厚度范围为10埃至30埃。

可选地，在形成高k介电层2021之后，还可对高k介电层2021进行退火处理。该退火处理可以为本领域技术人员熟知的任何适合的退火方法，例如快速热退火、炉管退火等。例如，使用原子层沉积法沉积氧化铪作为高k介电层2021，为了获得氧化铪的纯结晶结构，需要对高k介电层进行退火处理，例如400～600℃，退火30s～600s，该退火处理被称为后沉积退火(PDA)。

功函数层2022的材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者它们的组合或者其他适合的薄膜层。其中较佳地，功函数层2022的材料可以使用TiN。可以采用CVD、ALD或者PVD等适合的工艺形成功函数层2022。功函数层2022的厚度范围为10埃至580埃。

接着，执行步骤三，如图2C所示，形成蚀刻阻挡层204填充部分所述栅极凹槽，其中，所述蚀刻阻挡层204的顶面低于所述高k介电层2021和所述功函数层2022的顶面。

在一个示例中，如图2A所示，在形成所述功函数层2022之后，形成所述蚀刻阻挡层之前，还可以选择性地在所述功函数层2022的表面形成保护层203的步骤，通过共形沉积形成所述保护层203，其中所述保护层203用于在后续的退火过程中对功函数层起到保护作用。

保护层203的材料为无定形半导体材料。其中，所述无定形半导体材料包括无定形硅(a-Si)或者无定形锗(a-Ge)，也可以为其他适合的无定形半导体材料，本实施例中，保护层的材料较佳地包括a-Si。

形成保护层的方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。

其中，形成的保护层的厚度范围为40埃至120埃，也可以为其他适合的厚度，在此不做具体限定。

所述蚀刻阻挡层204的材料可以是任意适合的材料，例如蚀刻阻挡层204的材料为无定形半导体材料。其中，所述无定形半导体材料包括无定形硅(a-Si)或者无定形锗(a-Ge)，也可以为其他适合的无定形半导体材料，本实施例中，蚀刻阻挡层204的材料较佳地包括a-Si。

可选地，所述蚀刻阻挡层204和所述保护层203可以使用相同的材料，例如其均包括a-Si。

在一个示例中，形成蚀刻阻挡层204填充部分所述栅极凹槽202a的方法包括以下步骤：首先，如图2B所示，沉积蚀刻阻挡层204填充满所述栅极凹槽202a并溢出到所述栅极凹槽202a的上方。还可以选择性地对该蚀刻阻挡层204进行平坦化使其停止于栅极凹槽的顶部。平坦化可以是任意适合的平坦化方法，例如化学机械研磨等。接着，如图2C所示，回蚀刻去除部分所述蚀刻阻挡层204至目标高度，其中在所述保护层和所述蚀刻阻挡层204为相同的材料时，还包括同时回蚀刻所述保护层203的步骤。其中，蚀刻阻挡层204的目标高度也即高k介电层和所述功函数层的目标高度。该回蚀刻可以使用任意适合的干法刻蚀或者湿法刻蚀的方法，在此不做具体限定。

在一个示例中，还可以在形成所述保护层203之后，形成所述蚀刻阻挡层204之前，或者也可以在形成所述蚀刻阻挡层之后，进行退火处理，例如该退火处理可以是PCA退火，其中退火处理的目的是去除高k介电层内多余的氧。

可选地，该退火处理的温度范围为900℃～1100℃，也可以为其他适合的温度。

该退火处理可以使用任何适合的退火方法，例如炉管退火、峰值退火(spikeanneal)、激光退火(laser anneal)、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火。本实施例中，较佳地，退火处理使用峰值退火或激光退火。

随后，执行步骤四，如图2D所示，以所述蚀刻阻挡层204为阻挡层刻蚀去除部分所述功函数层2022，使所述功函数层2022的顶面和所述蚀刻阻挡层204的顶面齐平。

具体地，由于对蚀刻阻挡层204进行回蚀刻之后，露出了部分所述功函数层2022，因此可以通过刻蚀的方法去除露出的该部分功函数层2022。

可以使用适合的干法刻蚀或者湿法刻蚀的方法去除部分所述功函数层2022，其中，较佳地，可以使用湿法刻蚀的方法去除露出的所述功函数层2022。

其中，该湿法刻蚀具有所述功函数层相对所述高k介电层和所述蚀刻阻挡层的高的蚀刻选择比，也就在对功函数层进行蚀刻时，几乎不会对高k介电层和蚀刻阻挡层和层间介电层等造成腐蚀。

在一个示例中，可以使用例如SC1溶液(氨溶液/过氧化氢溶液的混合液)或者双氧水作为蚀刻剂去除部分所述功函数层2022。

随后，执行步骤五，如图2E所示，去除部分所述高k介电层2021，使所述高k介电层2021的顶面与所述功函数层2022的顶面齐平。

功函数层2022和蚀刻阻挡层204可以作为蚀刻高k介电层2021时的阻挡层，可以使用任意适合的刻蚀方法例如干法刻蚀或者湿法刻蚀去除在栅极凹槽内露出的高k介电层2021，以使所述高k介电层2021的顶面与所述功函数层2022的顶面齐平。

其中，较佳地使用湿法刻蚀的方法在栅极凹槽202a内露出的高k介电层2021，例如，湿法刻蚀能够采用氢氟酸溶液，例如稀释的氢氟酸溶液(DHF)、缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoricacid(BHF))。

并且，在本步骤中，由于在前述实施例中对栅极凹槽外侧的层间介电层进行了氮化处理，使层间介电层的表面呈现为氮化处理后的表面，降低了其在湿法刻蚀(例如使用氢氟酸溶液进行的湿法刻蚀)中的蚀刻速率，因此，本步骤的蚀刻不会对层间介电层造成损伤。

进一步地，由于蚀刻阻挡层的引入可以使得高k介电层和功函数层的刻蚀工艺更加可控，即使材料之间存在差异也不会有太大影响，并且，本申请的方案可以不用再使用Ar等离子对高k介电层进行轰击，也就不会对功函数层2022造成轰击影响，进而提高了器件的性能和良率，增加了工艺窗口。

随后，执行步骤六，去除所述蚀刻阻挡层。

可以使用本领域技术人员熟知的任何适合的方法去除所述蚀刻阻挡层，包括但不限于干法刻蚀或者湿法刻蚀的方法。

在一个示例中，所述蚀刻阻挡层的材料包括非晶硅时，则可以使用包括四甲基氢氧化铵或氢氧化铵的刻蚀剂湿法刻蚀去除所述蚀刻阻挡层。

在形成有保护层时，在本步骤中将所述保护层也一并去除。

最后，进行常规的金属栅极结构工艺，在一个示例中，进行工艺步骤A1至步骤A3：

首先，步骤A1，在所述功函数层2022的表面上共形沉积形成N型功函数层(未示出)。

N型功函数层的材料可以选择为但不限于TaAlC、TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。N型功函数层的材料较佳地为TiAl。可以采用CVD、ALD或者PVD等适合的工艺形成N型功函数层。N型功函数层的厚度范围可以为10埃至80埃。

接着，步骤A2，在栅极凹槽的底部和侧壁上形成扩散阻挡层(未示出)，扩散阻挡层位于所述N型功函数层的表面上。

扩散阻挡层也可选择性设置，扩散阻挡层的材料可以选择为但不限于TiN、TaN、Ta、TaAl或者其他适合的薄膜层。

形成上述膜层后，还可进行平坦化工艺，例如化学机械研磨等，停止于层间介电层的表面上，以将层间介电层的表面上多余的膜层去除。

接着，步骤A3，在所述栅极凹槽中填充栅极层(未示出)，以形成金属栅极结构。

示例性地，栅极层填充满栅极凹槽，并覆盖层间介电层的表面，再进行平坦化步骤停止于层间介电层中，进一步地，在该步骤中对栅极层进行平坦化(例如化学机械研磨工艺)时，还会对层间介电层(ILD)造成研磨，使得ILD的高度也会降低。

栅极层的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成栅极层。

至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。

值得一提的是，尽管本实施中以FinFET器件为例对本发明的方案进行了说明，但是本发明的方法也同样适用于其他的非FinFET器件。

实施例二

下面，参考图3A至图3E以及图4对本发明的另一实施例的半导体器件的制造方法做详细解释和说明。其中，本实施例和前述实施例一的方法有多步相同的步骤，为了避免重复在此不再进行赘述，主要对两个实施例中的不同之处进行描述。

首先，执行步骤一，如图3A所示，提供半导体衬底(未示出)，在所述半导体衬底上形成有栅极凹槽302a。对于该步骤的描述参考前述实施例一中的内容，其仅在附图标号上有区别。其中，本实施例中也以FinFET器件为例进行说明。

在一个示例中，在所述半导体器件为FinFET器件时，在所述半导体衬底上形成有鳍片结构301，其中，鳍片结构301是形成在半导体衬底上的立柱结构，还可以在半导体衬底上形成多个鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。

在一个示例中，在形成鳍片结构之后，在所述鳍片结构301外侧的半导体衬底上形成隔离结构，所述隔离结构的顶面低于鳍片结构的顶面。

在一个示例中，如图4所示，在形成隔离结构之后，还包括在所述隔离结构上形成横跨所述鳍片的伪栅极结构30，其中伪栅极结构包括伪栅极介电层和伪栅极材料层。

在一个示例中，还可以在伪栅极结构的侧壁上形成偏移侧墙。具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。

在一个示例中，在形成所述伪栅极结构之后，还可以进行源漏极离子注入，以在伪栅极结构两侧的鳍片中形成源极和漏极，具体注入离子的类型可以根据实际器件的类型合理选择。

随后，如图4所示，还可以形成层间介电层31以覆盖所述半导体衬底以及所述伪栅极结构30，对所述层间介电层进行平坦化，以停止于所述伪栅极结构的顶部。

其中，所述层间介电层可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层可以选用SiO₂，其厚度并不局限于某一数值。

所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。

在一个示例中，在对所述层间介电层进行平坦化的步骤之后，还包括以下步骤：

首先，如图4所示，回蚀刻去除部分所述层间介电层31，以使所述层间介电层31的顶面低于所述伪栅极结构30的顶面。

可以使用任意适合的干法刻蚀或者湿法刻蚀的方法对所述层间介电层31进行回蚀刻，例如选用SICONI制程蚀刻所述层间介电层，该SICONI制程对层间介电层具有高的选择性。

接着，在所述层间介电层的表面上形成蚀刻停止层(未示出)，其中所述蚀刻停止层的顶面和所述伪栅极结构的顶面齐平。

具体地，可以沉积蚀刻停止层覆盖所述层间介电层31和伪栅极结构30，之后，执行平坦化工艺(例如化学机械研磨工艺)停止于伪栅极结构30的表面。由于层间介电层的高度低于伪栅极结构的高度，因此平坦化后伪栅极结构上的蚀刻停止层会被研磨去除，而ILD上会剩余有蚀刻停止层，以在之后去除高k介电层时作为阻挡层。

示例性地，所述蚀刻停止层可以是在氢氟酸溶液中具有相对所述高k介电层具有低的蚀刻选择比的材料，例如氮化物，氮化物可以是氮化硅、氮氧化硅、或者其他的适合绝缘材料。

可以通过适合的沉积方法沉积形成所述蚀刻停止层，例如通过原子层沉积的方法沉积形成所述蚀刻停止层。

在一个示例中，通过去除所述伪栅极结构以形成所述栅极凹槽302a。

接着，执行步骤二，如图3A所示，在所述栅极凹槽302a的底部和侧壁上依次形成高k介电层3021和功函数层3022。

可选地，在形成所述高k介电层3021之前，还包括在所述栅极凹槽302a的底部形成界面层(未示出)的步骤。

可选地，在形成高k介电层3021之后，还可对高k介电层3021进行退火处理，该退火处理被称为后沉积退火(PDA)。

接着，执行步骤三，如图3C所示，形成蚀刻阻挡层304填充部分所述栅极凹槽302a，其中，所述蚀刻阻挡层304的顶面低于所述高k介电层3021和所述功函数层3022的顶面。

在一个示例中，如图3A所示，在形成所述功函数层3022之后，形成所述蚀刻阻挡层之前，还可以选择性地在所述功函数层3022的表面形成保护层303的步骤，通过共形沉积形成所述保护层303，其中所述保护层303用于在后续的退火过程中对功函数层起到保护作用。

保护层303的材料为无定形半导体材料。其中，所述无定形半导体材料包括无定形硅(a-Si)或者无定形锗(a-Ge)，也可以为其他适合的无定形半导体材料，本实施例中，保护层的材料较佳地包括a-Si。

在一个示例中，还可以在形成所述保护层303之后，形成所述蚀刻阻挡层304之前，进行退火处理，例如该退火处理可以是PCA退火，其中退火处理的目的是去除高k介电层3021内多余的氧。

随后，如图3B所示，可以将所述保护层去除，可以通过干法刻蚀或者湿法刻蚀的方法去除所述保护层，较佳地使用湿法刻蚀的方法，该湿法刻蚀具有保护层相对功函数层的高的蚀刻选择比，所述保护层的材料包括非晶硅时，则可以使用包括四甲基氢氧化铵或氢氧化铵的刻蚀剂湿法刻蚀去除所述保护层。

在一个示例中，在去除所述保护层之后，形成蚀刻阻挡层304填充部分所述栅极凹槽302a的方法包括：首先，如图3B所示，沉积蚀刻阻挡层304填充满所述栅极凹槽302a并溢出到所述栅极凹槽的上方。还可以选择性地对该蚀刻阻挡层304进行平坦化使其停止于栅极凹槽的顶部。平坦化可以是任意适合的平坦化方法，例如化学机械研磨等。接着，如图3C所示，回蚀刻去除部分所述蚀刻阻挡层304至目标高度，其中，蚀刻阻挡层304的目标高度也即高k介电层和所述功函数层的目标高度。该回蚀刻可以使用任意适合的干法刻蚀或者湿法刻蚀的方法，在此不做具体限定。

在本实施例中，所述蚀刻阻挡层304的材料较佳地包括氧化物，特别是氧化硅，可以通过例如化学气相沉积、物理气相沉积等形成该氧化物，例如，通过可流动化学气相沉积法(FCVD)沉积形成所述蚀刻阻挡层。

接着，执行步骤四，如图3D所示，以所述蚀刻阻挡层304为阻挡层刻蚀去除部分所述功函数层3022，使所述功函数层3022的顶面和所述蚀刻阻挡层304的顶面齐平。

具体地，由于对蚀刻阻挡层304进行回蚀刻之后，露出了部分所述功函数层3022，因此可以通过刻蚀的方法去除露出的该部分功函数层3022。

可以使用适合的干法刻蚀或者湿法刻蚀的方法去除部分所述功函数层3022，其中，较佳地，可以使用湿法刻蚀的方法去除露出的所述功函数层3022。

其中，该湿法刻蚀具有所述功函数层相对所述高k介电层和所述蚀刻阻挡层的高的蚀刻选择比，也就在对功函数层进行蚀刻时，几乎不会对高k介电层和蚀刻阻挡层和层间介电层等造成腐蚀。

在一个示例中，可以使用例如SC1溶液(氨溶液/过氧化氢溶液的混合液)或者双氧水作为蚀刻剂去除部分所述功函数层3022。

接着，执行步骤五和步骤六，如图3E所示，去除部分所述高k介电层3021，使所述高k介电层3021的顶面与所述功函数层3022的顶面齐平；去除所述蚀刻阻挡层。

具体地，在所述蚀刻阻挡层的材料包括氧化物例如氧化硅时，而高k介电层3021的材料也包括氧化物，因此可以使用湿法刻蚀去除露出的所述高k介电层3021的同时去除所述蚀刻阻挡层。

功函数层3022可以作为蚀刻高k介电层3021和蚀刻阻挡层304时的阻挡层，可以使用任意适合的刻蚀方法例如干法刻蚀或者湿法刻蚀去除在栅极凹槽内露出的高k介电层3021，以使所述高k介电层3021的顶面与所述功函数层3022的顶面齐平。

其中，较佳地使用湿法刻蚀的方法在栅极凹槽302a内露出的高k介电层3021和蚀刻阻挡层，例如，湿法刻蚀能够采用氢氟酸溶液，例如稀释的氢氟酸溶液(DHF)、缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution ofhydrofluoric acid(BHF))。

并且，在本步骤中，由于在前述实施例中对栅极凹槽外侧的层间介电层上形成有蚀刻停止层，该蚀刻停止层保护其下方的层间介电层免于受到例如氢氟酸溶液作为刻蚀剂的湿法刻蚀的损伤。

进一步地，由于蚀刻阻挡层的引入可以使得高k介电层和功函数层的刻蚀工艺更加可控，即使材料之间存在差异也不会有太大影响，并且，本申请的方案可以不用再使用Ar等离子对高k介电层进行轰击，也就不会对功函数层3022造成轰击影响，进而提高了器件的性能和良率，增加了工艺窗口。

最后，进行常规的金属栅极结构工艺，其中金属栅极结构的后续工艺可以参考前述实施例一中的描述，在此不做赘述。

至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。

值得一提的是，尽管本实施中以FinFET器件为例对本发明的方案进行了说明，但是本发明的方法也同样适用于其他的非FinFET器件。

实施例三

本发明另一实施例中还提供一种半导体器件的制造方法，其中，本实施例和前述实施例一和实施例二的方法有多步相同的步骤，为了避免重复在此不再进行赘述，主要对本实施例区别于前述实施例之处进行描述。

下面，参考图5A至图5F对本实施例的方法进行描述。在本实施例中，其和实施例二中方法的主要区别在于其在形成蚀刻阻挡层304之前并未将保护层303去除。

首先，执行步骤一，如图5A所示，提供半导体衬底(未示出)，在所述半导体衬底上形成有栅极凹槽302a。

具体地结构可以参考前述实施例一和实施例二，在此不再重复。

示例性地，在本实施例中同样也在层间介电层上形成了蚀刻停止层，其形成方法可以参考前述实施例二。

接着，执行步骤二，如图5A所示，在所述栅极凹槽302a的底部和侧壁上依次形成高k介电层3021和功函数层3022。

可选地，在形成所述高k介电层3021之前，还包括在所述栅极凹槽302a的底部形成界面层(未示出)的步骤。

可选地，在形成高k介电层3021之后，还可对高k介电层3021进行退火处理，该退火处理被称为后沉积退火(PDA)。

接着，执行步骤三，如图5C所示，形成蚀刻阻挡层304填充部分所述栅极凹槽302a，其中，所述蚀刻阻挡层304的顶面低于所述高k介电层3021和所述功函数层3022的顶面。

在一个示例中，如图5A所示，在形成所述功函数层3022之后，形成所述蚀刻阻挡层之前，还可以在所述功函数层3022的表面形成保护层303的步骤，通过共形沉积形成所述保护层303，其中所述保护层303用于在后续的退火过程中对功函数层起到保护作用。

保护层303的材料为无定形半导体材料。其中，所述无定形半导体材料包括无定形硅(a-Si)或者无定形锗(a-Ge)，也可以为其他适合的无定形半导体材料，本实施例中，保护层的材料较佳地包括a-Si。

在一个示例中，还可以在形成所述保护层303之后，形成所述蚀刻阻挡层304之前，进行退火处理，例如该退火处理可以是PCA退火，其中退火处理的目的是去除高k介电层3021内多余的氧。

在一个示例中，所述退火处理之后，形成蚀刻阻挡层304填充部分所述栅极凹槽302a的方法包括：首先，如图5B所示，沉积蚀刻阻挡层304填充满所述栅极凹槽302a并溢出到所述栅极凹槽的上方。还可以选择性地对该蚀刻阻挡层304进行平坦化使其停止于栅极凹槽的顶部。平坦化可以是任意适合的平坦化方法，例如化学机械研磨等。接着，如图5C所示，回蚀刻去除部分所述蚀刻阻挡层304至目标高度，其中，蚀刻阻挡层304的目标高度也即高k介电层和所述功函数层的目标高度。

在一个示例中，如图5D所示，在对所述蚀刻阻挡层304进行回蚀刻之后，还包括回蚀刻去除部分所述保护层303至所述保护层303的顶面和所述蚀刻阻挡层304的顶面齐平。

可以使用干法刻蚀或者湿法刻蚀的方法去除露出的保护层303，其中，较佳地使用湿法刻蚀，该湿法刻蚀具有所述保护层303相对所述蚀刻阻挡层304和所述功函数层3022高的蚀刻选择比。

所述保护层的材料包括非晶硅时，则可以使用包括四甲基氢氧化铵或氢氧化铵的刻蚀剂湿法刻蚀去除露出的所述保护层303。

接着，执行步骤四，以所述蚀刻阻挡层304为阻挡层刻蚀去除部分所述功函数层3022，使所述功函数层3022的顶面和所述蚀刻阻挡层304的顶面齐平。

具体地，由于对蚀刻阻挡层304进行回蚀刻之后，露出了部分所述功函数层3022，因此可以通过刻蚀的方法去除露出的该部分功函数层3022，并且保护层303也同样可以作为阻挡层。

可以使用适合的干法刻蚀或者湿法刻蚀的方法去除部分所述功函数层3022，其中，较佳地，可以使用湿法刻蚀的方法去除露出的所述功函数层3022。

其中，该湿法刻蚀具有所述功函数层相对所述高k介电层、保护层和所述蚀刻阻挡层的高的蚀刻选择比，也就在对功函数层进行蚀刻时，几乎不会对高k介电层和蚀刻阻挡层和层间介电层等造成腐蚀。

在一个示例中，可以使用例如SC1溶液(氨溶液/过氧化氢溶液的混合液)或者双氧水作为蚀刻剂去除部分所述功函数层3022。

接着，执行步骤五和步骤六，去除部分所述高k介电层3021，使所述高k介电层3021的顶面与所述功函数层3022的顶面齐平；去除所述蚀刻阻挡层。

具体地，在所述蚀刻阻挡层的材料包括氧化物例如氧化硅时，而高k介电层3021的材料也包括氧化物，因此可以使用湿法刻蚀去除露出的所述高k介电层3021的同时去除所述蚀刻阻挡层。

功函数层3022和保护层303可以作为蚀刻高k介电层3021和蚀刻阻挡层304时的阻挡层，可以使用任意适合的刻蚀方法例如干法刻蚀或者湿法刻蚀去除在栅极凹槽内露出的高k介电层3021，以使所述高k介电层3021的顶面与所述功函数层3022的顶面齐平。

其中，较佳地使用湿法刻蚀的方法在栅极凹槽302a内露出的高k介电层3021和蚀刻阻挡层，例如，湿法刻蚀能够采用氢氟酸溶液，例如稀释的氢氟酸溶液(DHF)、缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution ofhydrofluoric acid(BHF))。

最后，如图5F所示，去除剩余的所述保护层。可以使用干法刻蚀或者湿法刻蚀的方法去除保护层，其中，较佳地使用湿法刻蚀，该湿法刻蚀具有所述保护层相对所述蚀刻阻挡层304和所述功函数层3022高的蚀刻选择比。所述保护层的材料包括非晶硅时，则可以使用包括四甲基氢氧化铵或氢氧化铵的刻蚀剂湿法刻蚀去除露出的所述保护层。

最后，进行常规的金属栅极结构工艺，其中金属栅极结构的后续工艺可以参考前述实施例一和实施例二中的描述，在此不做赘述。

至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。

值得一提的是，尽管本实施中以FinFET器件为例对本发明的方案进行了说明，但是本发明的方法也同样适用于其他的非FinFET器件。

实施例四

本发明还提供一种采用前述实施例一、实施例二或实施例三中的方法制备获得的半导体器件。

由于本发明的半导体器件由前述实施例一、实施例二或实施例三中的方法制备获得，因此其具有和前述实施例一相同的优点。

实施例五

本发明另一实施例中还提供了一种电子装置，包括前述的半导体器件，所述半导体器件根据前述的方法制备得到。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

其中，图7示出移动电话手机的示例。移动电话手机700被设置有包括在外壳701中的显示部分702、操作按钮703、外部连接端口704、扬声器705、话筒706等。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。