阅读说明：本技术 一种利用sram在fpga验证平台上的验证模型及方法 (Verification model and method for FPGA verification platform by utilizing SRAM ) 是由 张金磊 黃俊欽 于 2021-06-24 设计创作，主要内容包括：本发明属于IC的技术领域,尤其涉及一种利用SRAM在FPGA验证平台上的验证模型及方法。模型包括依次设置且双向通信的master模块、EFLASH-CTRL模块、EFLASH-To-RAM模块,所述EFLASH-To-RAM模块的另一输出端还与RAM存储器连接。本发明中提到的TP IC的CPU核运行空间就是Eflash。由于Eflash在TP IC生产的时候是由Foundry厂直接提供的版图文件,而此文件不可以在FPGA平台上使用。所以本发明针对FPGA平台提出了基于FPGA的RAM资源搭建一个Eflash模型用于TP IC的FPGA验证。(The invention belongs to the technical field of IC (integrated circuit), and particularly relates to a verification model and a verification method for an FPGA (field programmable gate array) verification platform by utilizing an SRAM (static random access memory). The model comprises a master module, an EFLASH _ CTRL module and an EFLASH _ To _ RAM module which are sequentially arranged and are in two-way communication, and the other output end of the EFLASH _ To _ RAM module is also connected with the RAM memory. The CPU core running space of the TP IC mentioned in the invention is the Eflash. Because the Eflash is a layout file directly provided by a Foundation factory when the TP IC is produced, the file cannot be used on an FPGA platform. Therefore, the invention provides an EFlash model for FPGA verification of TP IC based on RAM resources of FPGA for FPGA platform.)

一种利用SRAM在FPGA验证平台上的验证模型及方法

技术领域

本发明属于IC的技术领域，尤其涉及一种利用SRAM在FPGA验证平台上的验证模型及方法。

背景技术

芯片在我们日常生活中应用非常广泛，不同种类的芯片发挥着不同的作用。日常生活的方方面面都有芯片的存在，汽车、手机、家电、航空领域等，芯片让我们的生活变得更加便捷和美好。

虽然芯片让人类的生活更加便捷，让人们联系的更加紧密，真正做到了全球化。但一颗芯片生产也是非常昂贵的，技术门槛相对也较高。从设计、晶圆制造与测试、封装、测试流程相对较多，制造和测试成本都比较高，所以容错的代价也比较大。为了尽可能的减少芯片的制造成本，那就需要做足够多的验证，避免因为IC有问题需要重新流片。

IC目前主流的验证方式由UVM平台的RTL验证和FPGA平台的原型验证。UVM平台验证比较方便，debug也比较直观，但比较依赖运行的服务器速度，对于需要长时间运行的测试用例就比较无力。而在FPGA平台上，由于是原型验证，所以在速度上面基本可以达到IC原有的速度，这样那些需要长时间运行的用例就可以再FPGA平台上顺利完成。

由于TP IC中的Eflash是由Foundry直接提供版图文件，而不是由verilog语言编写的逻辑代码，所以不能在FPGA平台上综合。所以Eflash要能在FPGA平台上使用，其中一种方案就是Foundry厂提供成品的Eflash芯片，然后通过连线与FPGA平台对接起来；对于Foundry提供成品的Eflash，Foundry厂可能不会准备各种类型的Eflash成品供FPGA验证使用，所以现有的Eflash成品可能会因为数据位宽、空间大小不符合导致没有办法使用。这种情形下就需要定制，如果定制的话时间就会很长，导致整个TP IC设计时间延长。另外外挂成品的Eflash容易损坏，一旦损坏可能会导致验证人员在短时间内无法分辨是IC设计问题还是Eflash本身问题，可供替换的Eflash成品数量也比较有限，这样也会导致TP IC设计时间延长。

发明内容

为了促使整个TP IC可以在FPGA平台上得到充分验证，为此，本发明提出了一种利用SRAM在FPGA验证平台上的验证模型及方法，具体方案如下：

一种利用SRAM在FPGA验证平台上的验证模型，包括依次设置且双向通信的master模块、EFLASH_CTRL模块、EFLASH_To_RAM模块，所述EFLASH_To_RAM模块的另一输出端还与RAM存储器连接。

具体地说，验证模型的工作流程为：

S1、当Master模块对Eflash的访问时，对EFLASH_CTRL模块发出请求，Eflash_CTRL模块将Eflash访问转成Eflash接口协议；

S2、EFLASH_CTRL模块接收到Master模块的请求后，把访问请求转换成EFLASH_Interface；

S3、Eflash_To_Ram模块将Eflash协议转成RAM协议；

S4、把EFLASH_CTRL模块发送的EFLASH访问请求通过EFLASH_To_RAM模块转换成RAM的访问并发送给RAM存储器完成访问。

具体地说，包括以下步骤：

S1、当Master模块对Eflash的访问时，对EFLASH_CTRL模块发出请求，Eflash_CTRL模块将Eflash访问转成Eflash接口协议；

S2、EFLASH_CTRL模块接收到Master模块的请求后，把访问请求转换成EFLASH_Interface；

S3、Eflash_To_Ram模块将Eflash协议转成RAM协议；

S4、把EFLASH_CTRL模块发送的EFLASH访问请求通过EFLASH_To_RAM模块转换成RAM的访问并发送给RAM存储器完成访问。

本发明的有益效果在于：触摸屏目前是智能设备的主要人机界面，而触摸屏的一个重要核心就是TP IC。TP IC内含CPU核，而CPU核就需要一个运行空间。本发明中提到的TPIC的CPU核运行空间就是Eflash。由于Eflash在TP IC生产的时候是由Foundry厂直接提供的版图文件，而此文件不可以在FPGA平台上使用。所以本发明针对FPGA平台提出了基于FPGA的RAM资源搭建一个Eflash模型用于TP IC的FPGA验证。

附图说明

图1为TP_IC基于FPGA验证平台EFLASH访问通路图。

图2为EFLASH访问的流程图。

图3为EFLASH写操作转RAM写操作时序图。

图4为EFLASH擦除操作转RAM写操作时序图。

具体实施方式

如图1-2所示，一种利用SRAM在FPGA验证平台上的验证模型，包括依次设置且双向通信的master模块、EFLASH_CTRL模块、EFLASH_To_RAM模块，所述EFLASH_To_RAM模块的另一输出端还与RAM存储器连接。

验证模型的工作流程为：

S1、当Master模块对Eflash的访问时，对EFLASH_CTRL模块发出请求，Eflash_CTRL模块将Eflash访问转成Eflash接口协议；

S2、EFLASH_CTRL模块接收到Master模块的请求后，把访问请求转换成EFLASH_Interface；

S3、Eflash_To_Ram模块将Eflash协议转成RAM协议；

S4、把EFLASH_CTRL模块发送的EFLASH访问请求通过EFLASH_To_RAM模块转换成RAM的访问并发送给RAM存储器完成访问。

一种利用SRAM在FPGA验证平台上的验证方法，包括以下步骤：

S1、当Master模块对Eflash的访问时，对EFLASH_CTRL模块发出请求，Eflash_CTRL模块将Eflash访问转成Eflash接口协议；

S2、EFLASH_CTRL模块接收到Master模块的请求后，把访问请求转换成EFLASH_Interface；

S3、Eflash_To_Ram模块将Eflash协议转成RAM协议；

S4、把EFLASH_CTRL模块发送的EFLASH访问请求通过EFLASH_To_RAM模块转换成RAM的访问并发送给RAM存储器完成访问。

Eflash的一般功能具有读、写、擦除三种基本功能，且Eflash默认初始数据为全1。基于以上Eflash特性实现FPGA内部RAM资源搭建Eflash模型。flash的写操作和擦除操作对应到RAM都可以理解为写操作，只是Eflash的擦除的时候对RAM存储器进行全部写1的动作。对于RAM存储器只要使能了RAM，变换RAM地址这样从RAM存储器读出的数据就会随之变化。EFLASH访问转成RAM访问时的对比如表1所示。

Eflash	Ram搭建的Eflash模型
		读Eflash	读RAM
写Eflash	写RAM
		擦除Eflash	写RAM

表1

不同厂家的Eflash可能有不一样的情况，但是可以转换成RAM接口。上图基于某家foundry的Eflash模型进行的转换，当检测到E-PROG信号为高的时候，说明有写的动作，此时把Eflash的地址和数据转换成RAM的地址和数据即可，写时序如图3所示。

对于Eflash的擦除一般是按照页进行擦除的，一页的大小根据每家foundry的定义会有所不同。当检测到E-ERASE信号为高的时候说明有擦除的动作，此时擦除地址E-ADDR一直为相同的值A0，所以转换到RAM的时候RAM的地址需要以A0为起始地址，一直向上递增，直到满足Eflash的一页为止。在擦除的时候向RAM存储器中写入的数据是所有数据位全部为1，擦除操作如图4所示。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。