闪存部件和方法
阅读说明：本技术 闪存部件和方法 (flash memory component and method ) 是由 K.帕拉特 R.法斯托 于 2019-04-30 设计创作，主要内容包括：闪存部件和方法。公开了闪存技术。在一个示例中,闪存部件可以包括彼此垂直间隔开并且由空隙分离的多个导电层,多个导电层中的每个形成字线。存储器部件还可以包括延伸通过多个导电层的垂直取向的导电沟道。另外,闪存部件可包括将多个导电层耦合到导电沟道的多个存储器单元。每个字线可以与多个存储器单元中的一个相关联。还公开了相关的设备、系统和方法。(Flash memory components and methods. Flash memory technology is disclosed. In one example, a flash memory component may include a plurality of conductive layers vertically spaced apart from each other and separated by voids, each of the plurality of conductive layers forming a word line. The memory component may also include a vertically oriented conductive channel extending through the plurality of conductive layers. In addition, the flash memory component may include a plurality of memory cells coupling the plurality of conductive layers to the conductive channel. Each word line may be associated with one of a plurality of memory cells. Related devices, systems, and methods are also disclosed.)
技术领域
本文描述的实施例一般地涉及计算机存储器，并且更特别地涉及闪存设备。
背景技术
闪存是一种计算机存储器，其利用诸如金属氧化物半导体场效应晶体管之类的浮栅晶体管作为存储信息的存储器单元。商业闪存之中的原理是NAND和NOR存储器类型。在NAND存储器中，以阵列布置单元，使得行中的每个存储器单元的控制栅极连接以形成存取线（access line），诸如字线。阵列的列包括在源极选择线和漏极选择线的选择线的对之间、源极到漏极串联连接在一起的存储器单元的串（通常称为NAND串）。源极选择线包括NAND串和源极选择线之间的每个交叉处的源极选择栅极（source select gate），并且漏极选择线包括NAND串和漏极选择线之间的每个交叉处的漏极选择栅极（drain selectgate）。每个源极选择栅极被连接到源极线，而每个漏极选择栅极被连接到数据线，例如列位线。
具体实施方式
在公开和描述技术实施例之前，应当理解，不旨在限制到本文公开的特定结构、工艺步骤或材料，而是还要包括相关领域的普通技术人员将认识到的其等同物。还应该理解，本文采用的术语仅用于描述特定示例的目的并且不旨在进行限制。不同附图中的相同附图标记表示相同元素。在流程图和过程中提供的数字是为了说明步骤和操作中的清楚性提供的，并不一定指示特定的顺序或序列。除非另有定义，否则本文使用的所有技术和科学术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。
如在该撰写的描述中使用的，单数形式“一”、“一个”和“该”包括对复数个指示对象的明确支持，除非上下文另有明确规定。因此，例如，对“层”的提及包括多个这样的层。
在本公开中，“包括”、“包括有”、“包含”和“具有”以及诸如此类可以具有美国专利法中赋予它们的含义并且可以意味着“包含”、“包含有”以及诸如此类，并且通常被解释为开放式术语。术语“由……组成”或“由……构成”是封闭式术语，并且仅包括结合此类术语具体列出的部件、结构、步骤或者诸如此类，以及根据美国专利法的那些。“基本上由......组成”或“基本由......构成”具有美国专利法通常赋予它们的含义。特别是，此类术语通常是封闭式术语，例外是允许包含其他项目、材料、部件、步骤或元素，不实质性影响与其结合使用的（一个或多个）项目的基本和新颖特征或功能。例如，如果在“基本上由......组成”语言下存在，则组合物中存在但不影响组合物性质或特性的微量元素将是可允许的，即使在此类术语之后的项目列表中没有明确记载。当在撰写的描述中使用开放式术语，如“包含”或“包括”时，应当理解如同明确说明的那样，也将提供对于语言“基本上由……组成”以及语言“由……组成”的直接支持，并且反之亦然。
说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”以及诸如此类，如果有的话，用于在相似的元件之间进行区分，并且不一定用于描述特定顺序或时间次序。应当理解，如此使用的术语在适当的情况下是可互换的，使得本文描述的实施例例如能够以不同于本文所示的或以其他方式描述的顺序的顺序操作。类似地，如果在此将方法描述为包括一系列步骤，则本文给出的此类步骤的顺序不一定就是可以执行此类步骤的仅有顺序，并且可能可以省略阐述步骤中某些和/或可能可以将本文未描述的某些其他步骤添加到所述方法。
说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“上方”、“下方”以及诸如此类，如果有的话，被用于描述性目的并且不一定用于描述永久的相对位置。应当理解，如此使用的术语在适当的情况下是可互换的，使得本文描述的实施例例如能够以不同于本文所示的或以其他方式描述的方向的方向操作。
如本文所使用的术语“耦合的”被定义为以电或非电方式直接或间接地连接的。“直接耦合的”结构或元件是彼此物理接触并附接。本文描述为彼此“相邻”的对象可能彼此物理接触、彼此非常接近、或者在彼此相同的总的区域或区中，如适于使用该短语的上下文的那样。
如本文所使用的，诸如“增加的”、“减少的”、“更好”、“更差”、“更高”、“更低”、“增强的”、“最大化的”和“最小化的”以及诸如此类的比较性术语指的是设备、部件或活动的性质，其在已知的现有技术中的性质方面与其他可比较的设备、部件或活动可测量地不同，或者来自相同设备的不同迭代或实施例。例如，具有“增加的”损坏风险的数据区域可以指如下存储器器件的区域，其比相同存储器器件中的其他区域更可能具有写入错误。许多因素都可以引起此类增加的风险，包括位置、制造过程、应用于该区域的程序脉冲的数量等。
如本文所使用的，术语“基本上”指动作、特性、性质、状态、结构、项目或结果的完全或接近完全的范围或程度。例如，“基本上”封闭的对象将意味着该对象被完全封闭或几乎完全封闭。在某些情况下，与绝对完整性的偏差的确切的可允许程度可能取决于具体上下文。然而，一般而言，完成的接近程度将从而具有相同的总体结果，就好像获得绝对和完全完成一样。当在负面含义中使用时，“基本上”的使用同样适用于指代动作、特性、性质、状态、结构、项目或结果的完全或几乎完全缺乏。例如，“基本上不含”颗粒的组合物要么完全缺乏颗粒，要么几乎完全缺乏颗粒，其效果与完全缺乏颗粒的情况相同。换句话说，“基本上不含”成分或元素的组合物实际上仍旧包含此类项目，只要不存在其可测量的影响即可。
如本文所使用的，术语“约”用于通过提供给定值可以在端点“之上一点”或断点“之下一点”来向数值范围端点提供灵活性。
如本文所使用的，为方便起见，可以在共同列表中呈现多个项目、结构元素、组成元素和/或材料。然而，应将这些列表解释为如同列表的每个成员都被单独地标识为独立和独特的成员。因此，不应
仅基于它们出现在共同组中而没有相反的指示就将此类列表的单独员解释为事实上相同列表的任何其他成员的等同物。
浓度、量、大小和其他数值数据可以以范围格式在本文中表达或呈现。应当理解，这样的范围格式仅仅用于方便和简洁并且因此应该被灵活地解释为不仅包括明确记载为范围限制的数值，而且还包括所有单独的数值或包含在该范围内的子范围，好像每个数值和子范围都被明确地记载那样。举例来说，“大约1至大约5”的数值范围应该被解释为不仅包括大约1至大约5的明确记载的值，而且还包括在指定的范围内的单独值和子范围。因此，包括在该数值范围内的是单独值，例如2、3和4以及子范围，例如从1-3、从2-4和从3-5等，以及单独的1、2、3、4和5。
此相同的原理应用于将仅一个数值记载作为最小值或最大值的范围。此外，无论被描述的特性或范围的广度如何，都应该应用这种解释。
贯穿本说明书对“示例”的引用意味着结合该示例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，贯穿本说明书在各个地方短语“在示例中”的出现不一定都指的是相同实施例。在本文中短语“在一个实施例中”或“在一个方面中”的出现并不一定都指代相同的实施例或方面。
此外，所描述的特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。在本描述中，提供了许多具体细节，例如布局、距离、网络示例等的示例。然而，相关领域的技术人员将认识到，在没有一个或多个具体细节的情况下或具有其他方法、部件、布局、测量等的情况下，很多变型是可能的。在其他情况下，未详细示出或描述公知的结构、材料或操作，但是这些公知的结构、材料或操作被认为在本公开的范围内。
示例实施例
下面提供技术实施例的初步概述，并且然后进一步详细描述具体技术实施例。该初步概述旨在帮助读者更快地理解本技术，但不旨在标识本技术的关键或基本特征，也不旨在限制所要求保护的主题的范围。
增加闪存器件的密度的一种方法是形成堆叠的存储器单元阵列，例如，通常称为三维（3D）存储器阵列。例如，一类三维存储器阵列可以包括堆叠的存储器元件的柱（pillar），例如基本上垂直的NAND串。利用垂直的NAND串，可以通过增加柱中的垂直堆叠的存储元件的数量来进一步增加存储器密度。这可以通过增加用于形成存储器元件的材料的层或排（tier）的数量来实现。然而，随着增加的材料的层，在通过所有层形成直的和均匀的孔或开口以形成柱方面增加了难度。因此，通过使能通过增加的材料层来形成合适的开口可以增加存储器密度。
改进通过多层材料制造直孔的能力的一种方式是选择对于给定类型的蚀刻或蚀刻化学具有相似蚀刻性质的材料。在一个方面中，具有相似蚀刻性质的交替材料层可以是导电的。可以去除一个导电材料的层以避免电耦合其他材料的层，这可以形成字线。去除的材料层可以在字线之间形成空隙，其用作字线之间的电绝缘体，这可以改进性能和功率效率。在一个示例中，提供了一种闪存部件，其可以包括彼此垂直间隔开并且由空隙分离的多个导电层，多个导电层中的每个形成字线。存储器部件还可以包括延伸通过多个导电层的垂直取向的导电沟道。另外，闪存部件可以包括将多个导电层耦合到导电沟道的多个存储器单元。每个字线可以与多个存储器单元中的一个相关联。还公开了相关联的设备、系统和方法。
参考图1，示出了闪存部件100的一部分。该图示出了具有垂直取向切割平面的闪存部件的横截面，以在垂直横截面中示出闪存部件100的各种特征和几何形状。通常，闪存部件的一部分包括存储器柱或导电沟道110和与导电沟道110相邻定位的存储器单元120a-n（即存储器单元的串121，例如NAND串）。可以包括任何合适数量的存储器单元。导电沟道110可以由任何合适的材料制成，任何合适的材料诸如半导体材料（例如多晶硅、锗（例如Ge或 SiGe）等），使得导电沟道可以充当可串联耦合的存储器单元120a-n的沟道区域。例如，在串的存储器单元120a-n中的一个或多个的操作期间，可以在导电沟道110中形成电沟道。在一些实施例中，导电沟道110可以具有至少部分地或基本上被填充有例如氧化物材料之类的绝缘材料115的中空的内部。导电沟道110和存储器单元120a-n的串可以垂直取向，例如在三维存储器阵列中。例如，存储器单元120a位于存储器单元120n所位于的垂直水平（例如存储器阵列的底部附近）之上的垂直水平（例如存储器阵列的顶部附近）。在一些实施例中，导电沟道110可以具有大致圆柱形的配置，并且每个存储器单元120a-n的结构将设置在从导电沟道径向向外的同心环状结构中。
串121的每个存储器单元120a-n可以同与导电沟道110相邻（例如接触）的选择栅极（例如漏极选择栅极）111和与导电沟道110相邻（例如接触）的选择栅极（例如源极选择栅极）112串联耦合，并且可以在与导电沟道110相邻（例如接触）的选择栅极（例如漏极选择栅极）111和与导电沟道110相邻（例如接触）的选择栅极（例如源极选择栅极）112之间。导电沟道110电耦合到的数据线（例如位线116），在117处指示。因此，选择栅极111可以选择性地将串121耦合到数据线（例如位线116）。另外，导电沟道110电耦合到源极线118，在119处指示。因此，选择栅极112可以选择性地将串121耦合到源极线118。例如，选择栅极111可以与存储器单元120a串联耦合，并且选择栅极112可以与存储器单元120n串联耦合。选择栅极111和112中的每个可以包括与导电沟道110相邻（例如接触）的栅极电介质113和与相应的栅极电介质113相邻（例如接触）的控制栅极114。
该示例中的每个存储器单元120a-n可以是非易失性存储器单元并且可以具有电荷存储结构，诸如可以是导体（例如多晶硅）的浮栅、可以是电介质的电荷陷阱（chargetrap）等。适用于浮栅的导电或半导电材料的非限制性示例包括多晶硅、硅酸盐或非硅酸盐金属，例如Ru、Pt、Ge等，这些金属是连续的或不连续的。适用于电荷陷阱的电介质的非限制性示例包括氮化物、富硅电介质或 SiON/Si3N4。用于基于电荷陷阱的器件的隧道电介质可以是多层（例如氧化物/氮化物/氧化物（O/N/O））而不是单个电介质层，这是浮栅隧道电介质的典型。
图2示出了导电沟道110的一部分和代表性存储器单元120a，120b的一部分（图1中在127处标识的区域）的详细视图。作为示意图，图2不一定描绘某些特征，因为将在实际的存储器单元中找到它们。例如，图中所示的直线可能不是完全笔直的，并且锐角可以是圆形的。
每个存储器单元120a-n可以具有电荷存储结构122。存储器单元可以是非易失性存储器单元（例如浮栅MOSFET、电荷陷阱等）。电荷存储结构122可以是浮栅，其可以是具有任何合适性质（例如导电性和电荷捕捉/存储/隔离）的任何合适的材料（例如多晶硅、SiN、硅酸盐金属等）。每个存储器单元120a-n还可以具有***在其电荷存储结构122和导电沟道110之间的隧道电介质层123。电荷存储结构和导电沟道之间的隧道电介质层可以包括任何合适的电介质材料。例如，隧道电介质层123可包括氧化物材料（例如二氧化硅）、ONO（氧化物/氮化物/氧化物）等。
另外，每个存储器单元120a-n可以具有与电荷存储结构横向分离的控制栅极（例如作为诸如字线之类的存取线的一部分或耦合到诸如字线之类的存取线）。例如，存储器单元120a，120b可包括相应的控制栅极130a、130b。控制栅极130a可以与电荷存储结构122横向分离，使得电荷存储结构122在控制栅极130a和导电沟道110之间。控制栅极130a、130b可以包括任何合适的导电或半导电材料。例如，控制栅极130a、130b可以包括多晶硅（例如掺杂的或未掺杂的）或根据本文公开的原理的其他合适的材料。
每个存储器单元120a-n可以具有***在其电荷存储结构和控制栅极之间的一个或多个电介质材料或电介质层，其可以用作阻挡电介质。例如，存储器单元120a可以包括插在电荷存储结构122和控制栅极130a之间的电介质层124-126。电荷存储结构和控制栅极之间的电介质层可以包括任何合适的电介质材料，并且两个或更多个电介质层可以具有相同或不同的材料组成。例如，电介质层124可包括氧化物材料（例如氧化硅）、氮氧化物材料（例如氮氧化硅）、高介电常数材料（例如HfSiOx、HfOx、AlOx和ZrOx）等。电介质层125可以包括氮化物材料（例如氮化硅）、氧化物材料（例如氧化硅）等。电介质层126可以包括氧化物材料（例如氧化硅）、氮氧化物材料（例如、氮氧化硅）、高介电常数材料（例如HfSiOx、HfOx、AlOx和ZrOx）等。
存储器单元120a-n 的控制栅极可以是形成字线的导电层的一部分。每个字线与存储器单元之一相关联。导电层彼此垂直间隔开并由空隙或间隙131分离。如图2中所示，导电层可具有从约10 nm至约40 nm的厚度150。导电层可以彼此垂直间隔开从约5 nm至约50nm的距离151。空隙131可以被填充有气体，例如空气、氩、氮等。导电沟道110可以沿导电层或穿过导电层垂直延伸。存储器单元120a-n可以将导电层（即控制栅极）机械地耦合到导电沟道110，并因此为导电层提供支撑，导电层由空隙131分离。如下面更详细地描述的，空隙131可以通过从导电层之间去除临时间隔物或材料层来形成。在一些情况下，导电层因此可以具有存在于导电层的外表面上的临时间隔物或材料层的一些残余物。在一个实施例中，临时间隔物或材料层可包括 SiGe 或由 SiGe 制成。因此，导电层130a、130b中的一个或多个可以在顶表面和/或底表面上具有 SiGe 残余物，如图2中的152、153所示。
闪存部件100的总体布局或配置的示例在图3中示出。该平面视图示出了存储器阵列区域（即在101处总体指示的总体或全局存储器阵列区域）和***（即在102处总体指示的全局***部分或区域）。总的存储器阵列区域101被细分或分段为存储器阵列的块，每个块具有局部或块存储器阵列和阶梯（staircase）。阶梯便于到连接到本地的或块存储器阵列中的存储器单元的字线的电连接。例如，典型的存储器块102包括局部或块存储器阵列部分或区域103和阶梯部分或区域104。
存储器块102 的总体布局或布置在图4中示出。该图更详细地示出了存储器阵列部分103和阶梯部分104。另外，图4示出了存储器阵列部分103和阶梯部分104周围的局部或块***部分105。存储器块之间的局部或块***部分105可以为CMOS连接和布线提供空间。可以在例如106、107处形成壁，以将存储器块彼此分离和/或将***部分与存储器阵列部分和/或阶梯区域分离。
图5A-5G示出了用于制造如本文所公开的例如闪存部件100之类的闪存部件的示例性方法或过程的方面。特别地，这些图展示了如本文所公开的如何在闪存部件的存储器阵列区域中或与闪存部件的存储器阵列区域相关联地形成结构。
图5A示出了材料的交替层230、240的侧横截面视图。层230通过层240彼此垂直间隔开，层240***层230之间。对于上下文，层230将形成字线或控制栅极，并且层240用作临时间隔物并且稍后将被去除以在层320之间形成空隙。交替层可以通过任何合适的技术或过程形成，诸如沉积过程。层的厚度可以至少总体上对应于字线或控制栅极的期望的最终尺寸，例如字线或控制栅极之间的厚度和垂直间隔。例如，层230可以具有从约10 nm至约40nm的厚度232，并且层240可以具有从约5 nm至约50 nm的厚度233。
在一个方面中，层230、240的材料可具有相似的蚀刻性质。例如，层230、240材料的蚀刻性质可以使能在具有大于或等于100的纵横比的材料中的孔的蚀刻。由于通过符合存储器柱构造的容差（tolerance）的层形成垂直开口的能力，这可以促进在利用不相似的蚀刻性质构造的那些之上的、具有增加数量的3D NAND器件中的垂直布置的存储器单元的闪存部件的构造。可以将任何合适的材料或材料组合用于层230、240。在一些实施例中，将形成字线或控制栅极的层230的材料可以是多晶硅（例如导电掺杂的多晶硅，诸如n型多晶硅），并且可用作临时间隔物的层240 的材料可以是SiGe（例如30-50％Ge）。已经发现这些材料具有合适的和相似的蚀刻性质或化学，这可以使能在图5A 中所示的异质结构中蚀刻具有直轮廓的开口。 因为可以在形成最终产品之前去除层240，所以层230、240的两种材料可以是导电的或半导电的。例如，层230、240的材料可具有小于或等于的电阻率。在一个方面中，可以为层230选择材料，其在最终尺寸配置中将导致小于或等于的字线电阻。
图5B示出了延伸通过层230、240的垂直取向的开口260。开口260可以通过任何合适的方法形成，例如通过蚀刻过程。蚀刻过程可以利用针对层230、240中材料的均匀蚀刻轮廓调谐的化学，使得不同层材料同等地或几乎/基本上同等地蚀刻（即足以产生合适尺寸和/或形状容差内的开口260）。在一些实施例中，例如当层230、240中的材料包括多晶硅和SiGe时，可以使用碳氟化合物等离子体蚀刻过程。例如，碳氟化合物等离子体蚀刻过程可包括C4F8/Ar/N2气体混合物。碳氟化合物等离子体蚀刻可以提供包括Si和SiGe材料的层的异质结构的直的或垂直的侧壁。通过使用具有高碳含量的碳氟化合物蚀刻气体，碳氟化合物侧壁钝化通过防止 SiGe的横向蚀刻改善了蚀刻的特征轮廓的各向异性。使用C4F8/Ar/N2气体混合物的蚀刻结果已经显示出穿过Si和 SiGe层的直的侧壁轮廓。
在形成在层230、240中的开口260的情况下，可以形成与层230相关联的存储器单元。如图5C中所示，凹部261（例如控制栅极凹部）可以从垂直取向的开口260形成到层230中，使得凹部261由层230、240的材料限定。凹部261可以由任何合适的方法形成，例如通过蚀刻过程（例如湿法蚀刻过程）。蚀刻过程可以利用调谐的化学来选择性地蚀刻层240的材料之上的层230的材料。在一些实施例中，例如当层230、240中的材料包括多晶硅和SiGe时，包括四甲基氢氧化铵(TMAH)的湿法蚀刻过程可以由于具有相比于SiGe的该化学（选择性>100）的硅的高蚀刻率而用于选择性地蚀刻多晶硅，其可以在用作临时间隔体材料的SiGe之上形成字线或控制栅极。
如图5D中 所示，利用开口260，可以通过本领域已知的任何合适的过程或技术在凹部261中形成存储器单元220。例如，电介质或阻挡层224-226、电荷存储结构222（例如浮栅）和隧道电介质223可以通过例如如本文所述的那些之类的本领域中已知的用于形成存储器单元结构的氧化和/或沉积过程形成。延伸通过层230、240的导电沟道210可以形成在垂直取向的开口260中。导电沟道210可以通过存储器单元220耦合（例如机械耦合）到层230（例如间接耦合）。导电沟道210可包括任何合适的材料，例如多晶硅、Ge、SiGe等。导电沟道210可通过任何合适的技术或过程形成，例如沉积过程。虽然导电沟道210被示出为中空的，但是在一些实施例中，导电沟道210也可以被填充有合适的绝缘材料，例如氧化硅。
图5D还示出了延伸通过层230、240的垂直取向的槽261。槽261可以被配置为形成划分闪存部件的区域或将闪存部件的区域彼此分离的屏障或壁，例如如图3和4中所示并且如上所述的将存储器块彼此分离等。槽261还可以用于提供对层240的进入（access），使得可以去除层以在层230之间形成空隙，如下面更详细地讨论的那样。槽261可以通过任何合适的方法形成，例如通过蚀刻过程。蚀刻过程可以利用针对层230、240中的材料的均匀蚀刻轮廓而调谐的化学，使得不同层材料等同地或几乎等同地蚀刻（即足以产生合适尺寸和/或形状容差内的槽261）。在一些实施例中，例如当层230、240中的材料包括多晶硅和SiGe时，可以使用碳氟化合物等离子体蚀刻过程。例如，碳氟化合物等离子体蚀刻过程可包括C4F8/Ar/N2气体混合物。因此，形成槽261的过程可以类似于用于形成开口260的过程。
一旦已经形成存储器单元220和导电沟道210，层240就可以被去除，如图5E中所示。可以通过任何合适的技术或过程，例如蚀刻过程，选择性地去除层240。在这种情况下，蚀刻剂可以通过垂直取向的槽262进入层240，并且可以横向地和选择性地蚀刻掉层240，在层230之间留下间隙或空隙231。可以使用任何合适的蚀刻过程，例如干法蚀刻过程。在一些实施例中，蚀刻过程可包括ClF3干法蚀刻过程。在一些实施例中，例如当层230、240中的材料包括多晶硅和SiGe时，可以利用ClF3干法蚀刻过程来选择性地蚀刻多晶硅之上的SiGe临时间隔物材料，形成字线或控制栅极，这是由于与硅相比具有该化学（选择性> 1000）的SiGe的更高的蚀刻率。另外，其他材料（例如SiO2、SiN、金属等）可能不受ClF3气体反应影响。
因此，在已形成存储器单元220和导电沟道210（即存储器柱）之后，可去除用作临时支撑的层240以使层230彼此电隔离。层230之间的空隙231可以被填充有气体（例如空气、氮等）以提供电绝缘，而不存在通常情况下在字线之间的固体电绝缘材料。该类型的结构可以提供字线之间的减少的电容的益处，导致使存储器阵列的更好的性能和功率效率。另外，经由存储器单元220机械耦合到层230的导电沟道210可以用作层230的结构支撑以保持结构的完整性。
在一个方面中，图5D和5E中所示的结构和特征中的一些或所有可以是如本文所公开的闪存部件的一部分或表示闪存部件的前体（precursor）。
图5F示出了设置或形成在槽262中的壁263。壁263可用于划分闪存部件的区域或将闪存部件的区域彼此分离，例如将存储器块彼此分离。壁263可以延伸通过层230并且与层230机械耦合。这可以使壁263能够为层230提供结构支撑，以维持具有在层230之间存在空隙231的结构的结构完整性。壁263可包括任何合适的壁材料，例如导电或半导电材料（例如多晶硅材料）和/或绝缘材料（例如诸如氧化物材料之类的电介质）。壁263可以通过任何合适的过程或技术形成，例如沉积过程（例如旋涂电介质（spin on dielectric）(SOD)材料）。
在一个方面中，示于图5F中的结构和特征可以是处于其最终配置的如本文所公开的闪存部件的一部分。
再次参考图5D，当通过氧化层230、240的材料（例如生长氧化物层）形成电介质层226时，氧化物材料的组成将取决于被氧化的材料的类型。氧化过程可能导致从不是合适的绝缘体材料和/或包含电子捕获中心的层240的材料形成的在228、229处的氧化物材料的层，这可能对性能有害。例如，氧化的SiGe可形成SiGe-氧化物的层，这对存储器单元220的性能来说可能是不期望的。
作为替代方案，为了避免不期望的材料的存在，可以通过在层230、240上的凹部261中沉积电介质材料来形成电介质层226。在这种情况下，由于沉积过程添加材料而不是消耗一些材料（如在氧化过程中），因此可能需要相应地调整相应层230、240的厚度232、233，以达到字线和/或存储器单元部件的合适的最终尺寸。例如，可以使层230更厚并且可以使层240比通过氧化形成电介质层226的情况更薄。在一些实施例中，层230可具有从约10nm至约40 nm的初始厚度232。在去除层240以形成空隙231之后，可以减小层230的厚度232，如图5G中所示。在一些实施例中，层230的厚度可以减小到约5 nm至约35 nm的最终尺寸。可以通过任何合适的技术或过程，例如蚀刻过程，来减小层230的厚度。可以完成减小层230的厚度以增加字线之间的空间或距离251，以便减小电容，来清除从层240的去除留下的层230上的残余物等。
在一个方面中，图5G中所示的结构和特征可以是处于其最终配置的如本文所公开的闪存部件的一部分。
图6A-6G示出了用于制造诸如闪存部件100之类的闪存部件的其他示例性方法或过程的方面。特别地，这些图示出了如本文所公开的如何在闪存部件的阶梯区域中形成各种结构。
如图6A中所示，该过程可以类似于上面参考图5A 描述的过程开始，其中形成材料的交替层330、340。图6B示出了将层330、340形成为闪存部件的阶梯区域中的一系列梯级（step），以促进与由层330形成的字线电耦合。层330、340可以通过任何合适的技术或过程，例如蚀刻过程，形成一系列梯级。在一些实施例中，蚀刻过程可包括反应离子蚀刻（RIE）蚀刻过程。在一些实施例中，例如当层330、340中的材料包括多晶硅和SiGe时，RIE蚀刻可以选择性地蚀刻SiGe之上的多晶硅。然后通过本领域已知的任何合适技术，可以在阶梯形成之上沉积填充物材料364（例如诸如SiO2之类的氧化物材料），如图6C中所示。
然后可以形成垂直取向的支撑柱（column），以一旦已经去除层340就为层330提供支撑。为了形成这种支撑柱，可以穿过填充物材料364和层330、340形成支撑柱开口。在一个方面中，支撑柱开口370最初可以如图6D中所示通过覆盖在层330、340的阶梯形成上的填充物材料364而形成。支撑柱开口370可以通过任何合适的过程或技术形成，例如蚀刻过程。此时，支撑柱开口370可终止在层330上，层330形成阶梯区域中的梯级。然后，支撑柱开口370可以如图6E中所示继续延伸通过层330、340到达例如层330、340下面的源极线（未示出）之类的希望位置。可以使用任何合适的技术或过程，例如蚀刻过程，通过层330、340形成支撑柱开口370。在一个方面中，蚀刻过程可以利用针对层330、340中的材料的均匀蚀刻轮廓而调谐的化学，使得不同层材料同等地或几乎同等地蚀刻（即足以在合适的尺寸和/或形状容差内产生开口260）。在一些实施例中，例如当层330、340中的材料包括多晶硅和SiGe时，可以使用碳氟化合物等离子体蚀刻过程。例如，碳氟化合物等离子体蚀刻过程可包括C4F8/Ar/N2气体混合物。
如图6F中所示，垂直取向的支撑柱371可以在垂直取向的支撑柱开口370中形成，例如在开口370中设置支撑柱材料。此时，支撑柱371可以与阶梯区域中的层330中的至少一个和层340中的至少一个耦合（例如机械耦合）。支撑柱371可具有任何合适的配置或构造。在一些实施例中，支撑柱371可以包括由非导电（例如电介质材料）围绕的导电材料372，以一旦已经去除层340就为层330提供结构支撑而不将层330彼此电耦合。
在特定实施例中，支撑柱371可以被配置为是非功能性的或虚设的存储器柱的存储器柱。非功能性的或“虚设的”存储器柱与数据线或位线电隔离和/或与源极线电隔离。换句话说，非功能性存储器柱不电耦合到数据线或位线和/或不电耦合到源极线。因此，在一些实施例中，非功能性存储器柱可具有在存储器阵列中找到的如上所述的功能性存储器柱的一些或所有特性（例如，相同构造、相同材料和接近存储器单元），但是不同之处在于缺少到数据或位线的电连接和/或缺少到源极线的电连接。非功能性柱可具有任何合适的大小。在一个方面中，非功能柱可以被定制与功能性柱不同的大小。在另一方面中，非功能性柱可以被定制与功能性柱大小相同的大小或大约相同的大小。用作支撑柱的非功能性存储器柱可以同时被构造并利用与存储器阵列中制造的功能性存储器柱相同的过程。非功能性存储器柱可以经由与非功能性存储器柱相邻的非功能性存储器单元机械地耦合到层330、340。
尽管未示出，但是一旦在层330中已经形成阶梯特征，就可以在过程中的任何合适的点处形成用于与在阶梯区域中的字线电连接的接触。
在一个方面中，图6E和6F中所示的一些或所有结构和特征可以是本文所公开的闪存部件的一部分或代表闪存部件的前体。
一旦支撑柱371已经形成，层340就可以如在图6G中所示的那样被去除。可以通过任何合适的技术或过程，例如蚀刻过程，选择性地去除层340。在这种情况下，蚀刻剂可以通过垂直取向的槽（未示出）进入层340，所述槽诸如是用于形成屏障或壁以便将存储器块彼此隔离或分离的槽。蚀刻剂可以横向地和选择性地蚀刻掉层340，在层330之间留下间隙或空隙331。可以使用任何合适的蚀刻过程，例如干法蚀刻过程。在一些实施例中，蚀刻过程可包括ClF3干法蚀刻过程。在一些实施例中，例如当层330、340中的材料包括多晶硅和SiGe时，可以利用ClF3干法蚀刻过程来选择性地蚀刻多晶硅之上的SiGe临时间隔物材料，形成字线或控制栅极，这是由于与硅相比具有该化学（选择性> 1000）的SiGe的更高的蚀刻率。另外，其他材料（例如SiO2、SiN、金属等）可能不受ClF3气体反应的影响。
在一个方面中，图6G中所示的结构和特征可以是处于其最终配置的如本文所公开的闪存部件的一部分。
本文所述的用于制造闪存部件的过程提供通过比当前可能的多晶硅/硅氧化物层结构更多的材料层来执行柱开口蚀刻而保持可接受的尺寸和/或形状容差的能力。因为在一些实施例中，层被形成有两种导电材料，所以去除一种材料以避免电耦合字线形成空隙，这可以在字线之间提供真空或气体（例如空气）绝缘介质，从而减小电容并因此改进性能。
虽然在NAND闪存器件（例如3D NAND闪存）的上下文中提供本公开，但应当认识到本公开的某些方面也可以适用于NOR闪存、电荷陷阱闪存（例如VNAND）或利用浮栅金属氧化物半导体场效应晶体管（FGMOSFET）作为存储器单元的其他存储器。
参考图7，示出了示例性固态器件480的示意性框图。固态器件480可以是例如非易失性存储器件，诸如固态存储器件（例如诸如三维NAND存储器件之类的存储器件）。固态器件480可包括印刷电路板（PCB）481和可操作地耦合到PCB 481的如本文所公开的闪存部件400。固态器件480还可包括可操作地耦合到PCB 481的存储器控制器482。此外，固态器件480可以包括可操作地耦合到PCB 481的数据缓冲器483。
图8示出了示例计算系统590。计算系统590可以包括耦合到主板591的如本文所公开的闪存部件500。在一个方面中，计算系统590还可以包括处理器592、存储器器件593、无线电594、散热器595、端口596，槽或任何其他合适的器件或部件，其可以可操作地耦合到主板591。计算系统590可以包括任何类型的计算系统，例如台式计算机、膝上型计算机、平板计算机、智能电话、可穿戴设备、服务器等。其他实施例不需要包括图8中指定的所有特征，并且可以包括未在图8中指定的替代特征。
存储器器件的电子部件或器件（例如管芯）中使用的电路可以包括硬件、固件、程序代码、可执行代码、计算机指令和/或软件。电子部件和器件可以包括非暂时性计算机可读存储介质，其可以是不包括信号的计算机可读存储介质。在可编程计算机上的程序代码执行的情况下，本文所记载的计算设备可包括处理器、处理器可读的存储介质（包括易失性和非易失性存储器和/或存储元件，包括诸如本文所述的那些）、至少一个输入设备和至少一个输出设备。易失性和非易失性存储器和/或存储元件可以是RAM、EPROM、闪存驱动器、光盘驱动器、磁性硬盘驱动器、固态驱动器或用于存储电子数据的其他介质，包括本文公开的存储器。节点和无线设备还可以包括收发器模块、计数器模块、处理模块、和/或时钟模块或定时器模块。可以实现或利用本文描述的任何技术的一个或多个程序可以使用应用编程接口（API）、可重复使用的控件以及诸如此类。此类程序可以用高级程序或面向对象编程语言来实现，以与计算机系统通信。然而，如果需要，（一个或多个）程序也可以用汇编语言或机器语言实现。在任何情况下，语言可以是编译的或解释的语言，并与硬件实现相结合。
示例
下面的示例涉及其他实施例。
在一个示例中，提供了一种闪存部件，其包括彼此垂直地间隔开并通过空隙分离的多个导电层，所述多个导电层中的每个形成字线，垂直取向的导电沟道，延伸通过所述多个导电层，以及多个存储器单元，将所述多个导电层耦合到所述导电沟道，其中每个字线与所述多个存储器单元中的一个相关联。
在闪存部件的一个示例中，空隙被填充有气体。
在闪存部件的一个示例中，所述气体包括空气、氩、氮，或它们的组合。
在闪存部件的一个示例中，导电层被彼此垂直地间隔开从约5 nm到约50 nm的距离。
在闪存部件的一个示例中，导电层中的每个具有从约10 nm至约40 nm的厚度。
在闪存部件的一个示例中，多个导电层包括多晶硅。
在闪存部件的一个示例中，所述多个导电层中的至少一个具有在顶表面、底表面，或二者上的SiGe残余物。
在一个示例中，闪存部件包括延伸通过阶梯区域中的多个导电层中的至少两个并与之机械地耦合的垂直取向的支撑柱。
在闪存部件的一个示例中，支撑柱形成与源极线和漏极线中的一个或两个电隔离的非功能性存储器柱的至少一部分。
在一个示例中，闪存部件包括与非功能性存储器柱相邻并机械地将非功能性存储器柱机械地耦合到多个导电层中的至少两个的多个非功能性存储器单元。
在一个示例中，闪存部件包括延伸通过多个导电层并与之机械耦合的垂直取向的壁。
在闪存部件的一个示例中，垂直取向的壁包括电介质材料。
在闪存部件的一个示例中，多个存储器单元中的每个包括电荷存储结构。
在闪存部件的一个示例中，多个存储器单元中的每个还包括设置在字线（例如控制栅极）和电荷存储结构之间的至少一个电介质层。
在闪存部件的一个示例中，至少一个电介质层包括氮化物材料和氧化物材料，或它们的组合。
在一个示例中，闪存部件包括设置在所述电荷存储结构和导电沟道之间的隧道电介质层。
在闪存部件的一个示例中，电荷存储结构是浮栅或电荷陷阱。
在闪存部件的一个示例中，导电沟道包括多晶硅、Ge、SiGe或其组合。
在一个示例中，提供了一种闪存部件前体，其包括由第一材料形成的第一多个层，所述第一材料彼此垂直地间隔开并由第二材料形成的第二多个层分离，其中所述第一和第一材料具有相似的蚀刻性质，垂直取向的开口延伸通过第一多个层和第二多个层，以及与第一多个层中的每个相关联的存储器单元。
在闪存部件前体的一个示例中，第一和第二材料是导电的。
在闪存部件前体的一个示例中，第一材料包括多晶硅。
在闪存部件前体的一个示例中，第二材料包括SiGe。
在闪存部件前体的一个示例中，第一和第二材料具有小于或等于的电阻率。
在闪存部件前体的一个示例中，第一和第二材料的蚀刻性质使能具有大于100的纵横比的孔的蚀刻。
在闪存部件前体的一个示例中，第二多个层中的每个具有从约5 nm至约50 nm的厚度。
在闪存部件前体的一个示例中，第一多个层中的每个具有从约10 nm至约40 nm的厚度。
在一个示例中，闪存部件前体包括延伸通过阶梯区域中的第一多个层中的至少一个并与之机械耦合的垂直取向的支撑柱。
在闪存部件前体的一个示例中，支撑柱形成非功能性存储器柱的至少一部分。
在一个示例中，闪存部件前体包括与非功能性存储器柱相邻并机械地将非功能性存储器柱耦合到第一多个层中的至少一个的多个非功能性存储器单元。
在一个示例中，闪存部件前体包括延伸通过第一多个层和第二多个层的垂直取向的槽。
在闪存部件前体的一个示例中，存储器单元包括电荷存储结构。
在闪存部件前体的一个示例中，所述存储器单元还包括设置在字线（例如控制栅极）和电荷存储结构之间的至少一个电介质层。
在闪存部件前体的一个示例中，至少一个电介质层包括氮化物材料和氧化物材料，或它们的组合。
在一个示例中，闪存部件前体包括设置在所述电荷存储结构上的隧道电介质层。
在闪存部件前体的一个示例中，电荷存储结构是浮栅或电荷陷阱。
在一个示例中，闪存部件前体包括设置在所述垂直取向的开口中并延伸通过所述第一多个层和所述第二多个层的导电沟道，其中所述导电沟道由存储器单元机械地耦合到所述第一多个层。
在闪存部件前体的一个示例中，导电沟道包括多晶硅、Ge、SiGe或它们的组合。
在一个示例中，提供了一种固态器件，其包括印刷电路板(PCB)，和可操作地耦合到PCB的闪存。闪存部件包括多个导电层，所述多个导电层彼此垂直地间隔开并由空隙分离，多个导电层中的每个形成字线，垂直取向的导电沟道，延伸通过多个导电层，以及多个存储器单元，将多个导电层耦合到导电沟道，其中每个字线与多个存储器单元中的一个相关联。
在一个示例中，固态器件包括可操作地耦合到所述PCB的存储器控制器。
在一个示例中，固态器件包括可操作地耦合到所述PCB的数据缓冲器。
在一个示例中，提供了一种计算系统，其包括主板和可操作地耦合到主板的闪存部件。闪存部件包括多个导电层，所述多个导电层彼此垂直地间隔开并由空隙分离，多个导电层中的每个形成字线，垂直取向的导电沟道，延伸通过多个导电层，以及多个存储器单元，将多个导电层耦合到导电沟道，其中每个字线与多个存储器单元中的一个相关联。
在计算系统的一个示例中，计算系统包括台式计算机、膝上型计算机、平板计算机、智能电话、可穿戴设备、服务器，或它们的组合。
在计算系统的一个示例中，计算系统还包括处理器、存储器设备、散热器、无线电、槽，端口，或可操作地耦合到主板的它们的组合。
在一个示例中，提供了一种用于制造闪存部件的方法，其包括形成第一材料和第二材料的交替层，使得第一材料的第一多个层被彼此垂直地间隔开，并通过第二材料的第二多个层分离，其中第一和第二材料具有相似的蚀刻性质，形成延伸通过第一多个层和第二多个层的垂直取向的开口，并形成与第一多个层中的每个相关联的存储器单元。
在用于制造闪存部件的方法的一个示例中，形成第一材料和第二材料的交替层包括沉积过程。
在用于制造闪存部件的方法的一个示例中，第一和第二材料是导电的。
在用于制造闪存部件的方法的一个示例中，第一材料包括多晶硅。
在用于制造闪存部件的方法的一个示例中，第二材料包括SiGe。
在用于制造闪存部件的方法的一个示例中，第一和第二材料具有小于或等于的电阻率。
在用于制造闪存部件的方法的一个示例中，第一和第二材料的蚀刻性质使能具有大于100的纵横比的孔的蚀刻。
在用于制造闪存部件的方法的一个示例中，第二多个层中的每个具有从约5 nm至约50 nm的厚度。
在用于制造闪存部件的方法的一个示例中，第一多个层中的每个具有从约10 nm至约40 nm的厚度。
在用于制造闪存部件的方法的一个示例中，形成垂直取向的开口包括蚀刻过程。
在用于制造闪存部件的方法的一个示例中，蚀刻过程包括碳氟化合物等离子体蚀刻过程。
在用于制造闪存部件的方法的一个示例中，碳氟化合物等离子体蚀刻过程包括气体混合物。
在用于制造闪存部件的方法的一个示例中，形成存储器单元包括：从所述垂直取向的开口形成凹部到所述第一多个层中，使得所述凹部由所述第一多个层的所述第一材料和所述第二多个层的所述第二材料限定。
在用于制造闪存部件的方法的一个示例中，形成所述凹部包括蚀刻过程。
在用于制造闪存部件的方法的一个示例中，蚀刻过程包括湿法蚀刻过程。
在用于制造闪存部件的方法的一个示例中，湿法蚀刻过程包括四甲基氢氧化铵（TMAH）。
在用于制造闪存部件的方法的一个示例中，形成存储器单元进一步包括在凹部中形成电介质层。
在用于制造闪存部件的方法的一个示例中，形成电介质层包括氧化限定凹部的所述第一材料和第二材料。
在用于制造闪存部件的方法的一个示例中，形成电介质层包括在限定凹部的所述第一材料和第二材料上沉积电介质材料。
在用于制造闪存部件的方法的一个示例中，存储器单元包括电荷存储结构。
在用于制造闪存部件的方法的一个示例中，所述存储器单元还包括设置在所述字线（例如控制栅极）和电荷存储结构之间的至少一个电介质层。
在用于制造闪存部件的方法的一个示例中，至少一个电介质层包括氮化物材料和氧化物材料，或它们的组合。
在一个示例中，用于制造闪存部件的方法包括在电荷存储结构上形成隧道电介质层。
在用于制造闪存部件的方法的一个示例中，电荷存储结构是浮栅或电荷陷阱。
在一个示例中，用于制造闪存部件的方法包括：形成延伸通过所述第一多个层和所述第二多个层的垂直取向的槽。
在用于制造闪存部件的方法的一个示例中，形成垂直取向的槽包括蚀刻过程。
在用于制造闪存部件的方法的一个示例中，蚀刻过程包括碳氟化合物等离子体蚀刻过程。
在用于制造闪存部件的方法的一个示例中，碳氟化合物等离子体蚀刻过程包括气体混合物。
在一个示例中，用于制造闪存部件的方法包括：在所述垂直取向的开口中形成导电沟道，并延伸通过所述第一多个层和所述第二多个层，其中所述导电沟道由存储器单元机械地耦合到所述第一多个层。
在用于制造闪存部件的方法的一个示例中，导电沟道包括多晶硅、Ge、SiGe，或它们的组合。
在一个示例中，用于制造闪存部件的方法包括去除所述第二多个层。
在用于制造闪存部件的方法的一个示例中，去除所述第二多个层包括蚀刻过程。
在用于制造闪存部件的方法的一个示例中，蚀刻剂通过垂直取向的槽进入第二多个层。
在用于制造闪存部件的方法的一个示例中，蚀刻过程包括干法蚀刻过程。
在用于制造闪存部件的方法的一个示例中，干法蚀刻过程包括干法蚀刻过程。
在用于制造闪存部件的方法的一个示例中，所述第一多个层中的每个具有从约10nm至约40 nm的厚度。
在一个示例中，用于制造闪存部件的方法包括：将所述第一多个层中的每个的厚度减少到约5 nm至约35 nm。
在用于制造闪存部件的方法的一个示例中，减少第一多个层中的每个的厚度包括蚀刻过程。
在一个示例中，用于制造闪存部件的方法包括：在所述垂直取向的槽中设置壁材料，以形成延伸通过所述第一多个层并与之机械耦合的壁。
在用于制造闪存部件的方法的一个示例中，壁材料包括电介质材料。
在一个示例中，用于制造闪存部件的方法包括：将第一多个层形成为阶梯区域中的一系列梯级。
在用于制造闪存部件的方法的一个示例中，将第一多个层形成为一系列梯级包括蚀刻过程。
在用于制造闪存部件的方法的一个示例中，蚀刻过程包括反应离子蚀刻（RIE）蚀刻过程。
在一个示例中，用于制造闪存部件的方法包括：形成延伸通过阶梯区域中的所述第一多个层中的至少一个和所述第二多个层中的至少一个并与之机械耦合的垂直取向的支撑柱。
在用于制造闪存部件的方法的一个示例中，形成垂直取向的支撑柱包括：形成延伸通过在阶梯区域中的第一多个层中的至少一个和第二多个层中的至少一个的垂直取向的支撑柱开口，并且在垂直取向的支撑柱开口中设置支撑柱材料。
在用于制造闪存部件的方法的一个示例中，形成垂直取向的支撑柱开口包括蚀刻过程。
在用于制造闪存部件的方法的一个示例中，蚀刻过程包括碳氟化合物等离子体蚀刻过程。
在用于制造闪存部件的方法的一个示例中，碳氟化合物等离子体蚀刻过程包括气体混合物。
在用于制造闪存部件的方法的一个示例中，支撑柱形成非功能性存储器柱的至少一部分。
在一个示例中，用于制造闪存部件的方法包括：在阶梯区域中形成多个非功能性存储器单元，其中，所述非功能性存储器柱与多个非功能性存储器单元相邻，并通过多个非功能性存储器单元机械地耦合到第一多个层中的至少一个。
虽然前述示例说明了在一种或多种特定应用中的具体实施例，但本领域普通技术人员将清楚，可在形式、使用和实现的细节方面进行多个修改而不偏离本文阐述的原则和概念。