阅读说明：本技术 一种新型mis-hemt器件结构及其制备方法 (Novel MIS-HEMT device structure and preparation method thereof ) 是由 李迈克 于 2019-10-11 设计创作，主要内容包括：本发明提供一种新型MIS-HEMT器件结构,包括衬底,衬底的表面形成有1～2μm厚的缓冲层,缓冲层的表面形成有30～35nm厚的势垒层,势垒层的表面形成有图形化的源电极和漏电极,源电极和漏电极之间由沟道势垒层直接氧化生成有金属氧化物绝缘层,金属氧化物绝缘层与源漏电极下的势垒层表面平齐,并在金属氧化物绝缘层的表面形成有栅电极。本发明还提供一种前述新型MIS-HEMT器件结构制备方法。本申请在适当增加现有HEMT半导体器件中势垒层厚度基础上直接制备高质量金属氧化物绝缘层作为高K栅绝缘层,由此能够降低器件漏电流,提升器件性能稳定性,降低器件关键特性的恶化可能,制备方法在兼容现有HEMT器件制备流程前提下,只需增加一步氧化工艺即可成功实现器件制备。(The invention provides a novel MIS-HEMT device structure which comprises a substrate, wherein a buffer layer with the thickness of 1-2 microns is formed on the surface of the substrate, a barrier layer with the thickness of 30-35 nm is formed on the surface of the buffer layer, a patterned source electrode and a patterned drain electrode are formed on the surface of the barrier layer, a metal oxide insulating layer is generated between the source electrode and the drain electrode through direct oxidation of a channel barrier layer, the metal oxide insulating layer is flush with the surface of the barrier layer below the source electrode and the drain electrode, and a gate electrode is formed on the surface of the metal oxide insulating layer. The invention also provides a preparation method of the novel MIS-HEMT device structure. According to the method, the high-quality metal oxide insulating layer is directly prepared as the high-K gate insulating layer on the basis of properly increasing the thickness of the barrier layer in the conventional HEMT semiconductor device, so that the leakage current of the device can be reduced, the performance stability of the device is improved, and the possibility of deterioration of key characteristics of the device is reduced.)

一种新型MIS-HEMT器件结构及其制备方法

技术领域

本发明涉及半导体技术领域，具体涉及一种新型MIS-HEMT器件结构及其制备方法。

背景技术

以GaAs和GaN为主的化合物HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)半导体器件具有超高频和大功率等优势，当前在无线5G通信和雷达领域等具有广阔的应用前景。然而传统的肖特基栅极的HEMT器件漏电问题较为严重，易造成器件的击穿电压、效率、增益等关键性能的恶化。为了有效抑制栅极电流，目前在传统的化合物HEMT结构的栅极有引入金属-绝缘体-半导体(MIS)结构形成MIS-HEMT器件成为有效解决方法。然而，本发明的发明人经过研究发现，现有引入金属-绝缘体-半导体(MIS)结构形成MIS-HEMT器件的制备流程较为复杂，因此如何有效制备出高K栅绝缘层成为该技术的焦点。

发明内容

针对现有技术中为了有效抑制化合物HEMT器件栅极电流，目前有通过引入金属-绝缘体-半导体(MIS)结构来形成MIS-HEMT器件，但是该MIS结构来形成MIS-HEMT器件会导致器件制备流程较为复杂的技术问题，本发明提供一种新型MIS-HEMT器件结构。

为了解决上述技术问题，本发明采用了如下的技术方案：

一种新型MIS-HEMT器件结构，包括衬底，所述衬底的表面形成有1～2μm厚的缓冲层，所述缓冲层的表面形成有30～35nm厚的势垒层，所述势垒层的表面形成有图形化的源电极和漏电极，所述源电极和漏电极之间由沟道势垒层直接氧化生成有金属氧化物绝缘层，所述金属氧化物绝缘层与源漏电极下的势垒层表面平齐，并在所述金属氧化物绝缘层的表面形成有栅电极。

进一步，所述衬底的材质为Si、SiC或蓝宝石。

进一步，所述缓冲层的材质为未掺杂GaAs或未掺杂GaN。

进一步，所述势垒层的材质为AlGaAs或AlGaN。

进一步，所述金属氧化物绝缘层的厚度为3～5nm。

进一步，所述源电极和漏电极选用Ni/Au/Ge/Ni/Au多层金属结构，所述栅电极选用Ni/Au、Ni/Ti/Au或Ti/Au金属层叠结构。

本发明还提供一种前述新型MIS-HEMT器件结构制备方法，所述方法包括以下步骤：

S1、利用MOCVD在衬底表面依次层叠制备1～2μm厚的缓冲层单晶薄膜和30～35nm厚的势垒层单晶薄膜；

S2、对缓冲层单晶薄膜和势垒层单晶薄膜通过光刻工艺，得到图形化的缓冲层和势垒层薄膜；

S3、通过磁控溅射或电子束蒸镀，在势垒层薄膜表面沉积多层金属，并通过光刻工艺，得到图案化源电极和漏电极；

S4、先通过O₂等离子或者紫外线照射方法，使得未被源电极和漏电极保护的势垒层初步氧化，然后在O₂气氛下以450～500℃高温退火，使势垒层进一步氧化生成高质量金属氧化物绝缘层作为栅绝缘层，所述金属氧化物绝缘层与源漏电极下的势垒层表面平齐；

S5、在所述金属氧化物绝缘层表面通过剥离工艺获得图形化的金属栅电极。

进一步，所述步骤S1中，所述缓冲层的材质为未掺杂GaAs，所述势垒层的材质为AlGaAs；或者，所述缓冲层的材质为未掺杂GaN，所述势垒层的材质为AlGaN。

进一步，所述步骤S3中，在势垒层薄膜表面沉积的多层金属为Ni/Au/Ge/Ni/Au，金属层厚度依次为20nm/100nm/26nm/26nm/100nm。

进一步，所述步骤S5中，栅电极的金属层叠结构为Ni/Au、Ni/Ti/Au或Ti/Au。

与现有技术相比，本发明提供的新型MIS-HEMT器件结构及其制备方法，具有以下技术优点：

1、本新型MIS-HEMT器件结构，在适当增加现有HEMT半导体器件中势垒层厚度2～5nm的基础上直接制备高质量金属氧化物绝缘层，并将该金属氧化物绝缘层作为高K栅绝缘层或栅氧化层，由此能够降低MIS-HEMT器件漏电流；

2、本新型MIS-HEMT器件结构制备方法在兼容现有HEMT器件制备流程前提下，只需增加步骤S4中的氧化工艺，即可成功实现新型MIS-HEMT器件结构的制备，相比于现有MIS结构形成MIS-HEMT器件，简化了MIS-HEMT器件制备流程；

3、由于只需增加一步氧化工艺，因而在成本几乎不增加的前提下，实现了能够降低MIS-HEMT器件的漏电流，提升器件性能稳定性，降低器件关键特性的恶化可能。

附图说明

图1是本发明提供的新型MIS-HEMT器件结构示意图。

图2a～2d是本发明提供的新型MIS-HEMT器件结构制备方法各个流程阶段的截面结构示意图。

图中，1、衬底；2、缓冲层；3、势垒层；4、源电极；5、漏电极；6、金属氧化物绝缘层；7、栅电极。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

在本发明的描述中，需要理解的是，术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

请参考图1所示，本发明提供一种新型MIS-HEMT器件结构，包括衬底1，所述衬底1的表面形成有1～2μm厚的缓冲层2，所述缓冲层2的表面形成有30～35nm厚的势垒层3，所述势垒层3的表面形成有图形化的源电极4和漏电极5，所述源电极4和漏电极5之间由沟道势垒层直接氧化生成有金属氧化物绝缘层6，所述金属氧化物绝缘层6与源电极4和漏电极5下的势垒层3表面平齐，即所述金属氧化物绝缘层6是镶嵌在势垒层3表面的，并在所述金属氧化物绝缘层6的表面形成有栅电极7。

作为具体实施例，所述衬底1的材质为现有Si、SiC或蓝宝石。

作为具体实施例，所述缓冲层2的材质为现有未掺杂GaAs或未掺杂GaN。

作为具体实施例，所述势垒层3的材质为现有AlGaAs或AlGaN。

作为具体实施例，所述金属氧化物绝缘层6的厚度为3～5nm，由此能够有效降低器件漏电流。

作为具体实施例，所述源电极4和漏电极5选用Ni/Au/Ge/Ni/Au多层金属结构，即所述源电极4和漏电极5为Ni/Au/Ge/Ni/Au层叠状结构，所述栅电极7选用Ni/Au、Ni/Ti/Au或Ti/Au金属层叠结构。

本发明还提供一种前述新型MIS-HEMT器件结构制备方法，所述方法包括以下步骤：

S1、如图2a所示，利用MOCVD在衬底1表面依次层叠制备1～2μm厚的缓冲层2单晶薄膜和30～35nm厚的势垒层3单晶薄膜；其中，所述MOCVD(Metal Organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)为本领域技术人员熟知的现有技术；

S2、对缓冲层2单晶薄膜和势垒层3单晶薄膜通过光刻工艺，得到图形化的缓冲层和势垒层薄膜；其中光刻工艺是半导体器件制造工艺中的现有技术；

S3、如图2b所示，通过磁控溅射或电子束蒸镀，在势垒层薄膜表面沉积多层金属，并通过光刻工艺，得到图案化源电极4和漏电极5；其中磁控溅射或电子束蒸镀都是属于物理气相沉积的一种现有技术；

S4、如图2c所示，先通过O₂等离子或者紫外线照射方法，使得未被源电极4和漏电极5保护的势垒层3初步氧化，然后在O₂气氛下以450～500℃高温退火，使势垒层3进一步氧化生成高质量金属氧化物绝缘层6，并将该金属氧化物绝缘层6作为高K栅绝缘层，所述金属氧化物绝缘层6与源电极4和漏电极5下的势垒层3表面平齐，即所述金属氧化物绝缘层6是直接在势垒层3上氧化生成的；

S5、如图2d所示，在所述金属氧化物绝缘层6表面通过剥离(lift-off)工艺获得图形化金属栅电极7，其中剥离工艺是半导体器件制造工艺中的现有技术。

作为具体实施例，所述步骤S1中，所述缓冲层2的材质为现有未掺杂GaAs，所述势垒层3的材质为现有AlGaAs；或者，所述缓冲层2的材质为现有未掺杂GaN，所述势垒层3的材质为现有AlGaN，由此可以得到两种不同方案的器件结构。当然，本领域技术人员在此基础上还可以采用其他材质来实现。

作为具体实施例，所述步骤S3中，在势垒层薄膜表面沉积的多层金属为Ni/Au/Ge/Ni/Au，金属层厚度依次为20nm/100nm/26nm/26nm/100nm，由此可得到多层金属层叠状结构的源电极4和漏电极5。

作为具体实施例，所述步骤S5中，栅电极7的金属层叠结构为Ni/Au、Ni/Ti/Au或Ti/Au，由此可得到金属层叠状结构的栅电极7。

与现有技术相比，本发明提供的新型MIS-HEMT器件结构及其制备方法，具有以下技术优点：

1、本新型MIS-HEMT器件结构，在适当增加现有HEMT半导体器件中势垒层厚度2～5nm的基础上直接制备高质量金属氧化物绝缘层，并将该金属氧化物绝缘层作为高K栅绝缘层或栅氧化层，由此能够降低MIS-HEMT器件漏电流；

2、本新型MIS-HEMT器件结构制备方法在兼容现有HEMT器件制备流程前提下，只需增加步骤S4中的氧化工艺，即可成功实现新型MIS-HEMT器件结构的制备，相比于现有MIS结构形成MIS-HEMT器件，简化了MIS-HEMT器件制备流程；

3、由于只需增加一步氧化工艺，因而在成本几乎不增加的前提下，实现了能够降低MIS-HEMT器件的漏电流，提升器件性能稳定性，降低器件关键特性的恶化可能。

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。