存储器电路的筛选
阅读说明：本技术 存储器电路的筛选 (Screening of memory circuits ) 是由 F·A·卡诺 D·瓦拉达拉简 A·M·希尔 于 2020-03-13 设计创作，主要内容包括：示例包括通过调制位线和/或字线电压来筛选存储器阵列(401)的存储器单元的系统和方法。用于筛选存储器阵列(401)的内置自测试(BIST)系统(400)具有位线余量控件和字线余量控件(402,403)以分别调制所述存储器阵列(401)中的位线和字线电压。在读取操作中,与所述字线上的标称操作电压相比,所述字线余量控件(403)可过驱动或欠驱动所述字线。在写入操作中,与所述位线和所述字线中的每一者的标称操作电压相比,所述位线余量控件和所述字线余量控件(402,403)可过驱动或欠驱动所述位线和所述字线中的一者或两者。(Examples include systems and methods of screening memory cells of a memory array (401) by modulating bit line and/or word line voltages. A built-in self-test (BIST) system (400) for screening a memory array (401) has bit line margin controls and word line margin controls (402, 403) to modulate bit line and word line voltages, respectively, in the memory array (401). In a read operation, the word line margin control (403) may over-drive or under-drive the word line compared to a nominal operating voltage on the word line. In a write operation, the bit line margin control and the word line margin control (402, 403) may either over-drive or under-drive one or both of the bit line and the word line as compared to a nominal operating voltage of each of the bit line and the word line.)
背景技术
筛选存储器设备能够有所帮助以使得存储器设备将可靠地执行。筛选可涉及在较不稳定状态下测试存储器设备，其中假设如果设备在较不稳定状态下正常运行，则它也将在稳定状态下正常运行。较不稳定状态可以是容易受到干扰的状态。通过例如通过改变温度将存储器设备置于应力下，可实现较不稳定状态。筛选可通过识别在较不稳定状态下正常运行的部分来提供可操作余量。
对于包括平面晶体管的存储器设备—即具有与氧化物或绝缘体层共平面的活动漏极和源极部分的晶体管，筛选可涉及调制N阱以将存储器设备置于较不稳定状态。如本文所用，调制意味着施加与标称操作电压相比更高或更低的电压。然而，这种方法对于使用鳍式场效应(FinFET)晶体管的存储器设备可能是不可用的，该FinFET晶体管具有以类似鳍片的方式突出高于氧化物或绝缘体层的活动漏极和源极部分。FinFET晶体管的活动漏极和源极部分可能不会受到由于FinFET晶体管架构中的活动漏极和源极部分与N阱之间的距离而引起的对N阱的改变的影响。
发明内容
本文描述的示意性示例包括一种筛选存储器单元的方法。所述示意性方法包括与字线上的标称操作电压相比，过驱动或欠驱动所述字线。所述方法还包括读取所述存储器单元以获得单元值，以及将所述单元值与期望值进行比较。
本文描述的示意性示例还包括筛选具有第一位线、第二位线和字线的存储器单元的方法。所述示意性方法包括通过与所述第一位线和所述第二位线的标称操作电压相比过驱动或欠驱动所述第一位线和所述第二位线中的一者，将写入值写入所述存储器单元。所述方法还包括读取所述存储器单元以获得单元值，以及将所述单元值与期望值进行比较。
本文描述的示意性示例还包括用于筛选存储器阵列的内置自测试(BIST)系统。所述示意性BIST系统包括外部接口，所述外部接口被配置为接收具有多个指令的测试程序。所述多个指令包括读取指令、写入指令、或读取指令和写入指令的组合。所述BIST系统还包括：控制引擎，所述控制引擎被配置为基于所述多个指令来控制所述BIST系统的操作以筛选所述存储器阵列；以及地址/数据生成器，所述地址/数据生成器被配置为由所述控制引擎控制，以便基于所述多个指令生成读取指令和写入指令的地址以及针对写入指令待写入所述存储器阵列的测试数据。所述BIST系统还包括写入/读取控制生成器，所述写入/读取控制生成器被配置为由所述控制引擎控制以基于所述多个指令生成写入/读取存储器指令，并且提供给所述存储器阵列，所述写入/读取指令是从存储器读取指令和存储器写入指令中选择的一者。所述BIST系统还包括：字线余量控件，所述字线余量控件被配置为由所述控制引擎控制以基于所述多个指令调制所述存储器阵列中的字线的字线电压；位线余量控件，所述位线余量控件被配置为由所述控制引擎控制以基于所述多个指令调制所述存储器阵列中的位线的位线电压；以及输出比较器，所述输出比较器被配置为从所述存储器阵列接收读取数据并且将所述读取数据与期望值进行比较以获得测试结果。
附图说明
图1示出了示意性存储器单元；
图2示出了用于使用读取指令来筛选图1的存储器单元的示意性方法；
图3示出了用于使用写入指令来筛选图1的存储器单元的示意性方法；
图4示出了示意性内置自测试系统；以及
图5示出了操作图4的内置自测试系统的示意性方法。
具体实施方式
在本说明书中，术语“耦接”意味着间接或直接的有线或无线连接。因此，如果第一设备耦接到第二设备，则该连接可通过直接连接或通过经由其他设备和连接的间接连接。
图1示出了具有晶体管M1、M2、M3、M4、M5和M6的示意性6晶体管静态随机存取存储器(SRAM)存储器单元1。存取晶体管M1将位线BL 7耦接到节点A，并且存取晶体管M6将位线BB 8耦接到节点B。晶体管M2和M3的漏极端子在节点A处耦接在一起。晶体管M2的源极端子耦接到电源(例如，VCC)，并且晶体管M3的源极端子耦接到VSS(例如，接地)。晶体管M4和M5的漏极端子在节点B处耦接在一起。晶体管M4的源极端子耦接到电源(例如，VCC)，并且晶体管M5的源极端子耦接到VSS(例如，接地)。晶体管M2和M3的栅极端子耦接在一起并且耦接到节点B。晶体管M4和M5的栅极端子耦接在一起并且耦接到节点A。晶体管M2和M4分别具有N阱5和6。存取晶体管M1和M6的栅极端子耦接到字线WL 2。在图1中，晶体管M2和M4包括p型金属氧化物半导体场效应晶体管(PMOS晶体管)，并且晶体管M1、M3、M5和M6包括n型金属氧化物半导体场效应晶体管(NMOS晶体管)。也可实现存储器单元的其他架构。
如果晶体管M1、M2、M3、M4、M5和M6是平面晶体管，则可通过调制N阱5和6上的电压来筛选存储器单元1以产生余量。然而，如果晶体管M1、M2、M3、M4、M5和M6是FinFET晶体管，则这种筛选方法是不可用的。N阱区可在晶体管的与活动部分相对的侧面上，并且在FinFET晶体管中，活动部分远离晶体管的与N阱相对的表面延伸，并且因此离N阱更远。这样，在FinFET晶体管中的N阱区与活动漏极和源极部分之间的距离大于在平面晶体管中的距离。因此，偏置FinFET晶体管中的N阱可能不会影响晶体管的活动漏极和源极部分，因为电子太远而无法行进。
图2示出了在读取操作期间通过调制字线WL 2上的电压而不是N阱5和/或6上的电压来筛选存储器单元1的示意性方法。因此，图2的方法可用于筛选FinFET存储器单元或平面存储器单元。图2的筛选方法例如在工厂执行，作为在现场使用芯片之前的质量检查。
在步骤201处，将字线WL 2驱动到比字线WL 2的标称操作电压更高或更低的电压。例如，字线WL 2可被驱动到标称操作电压的+/-5％。在步骤202处，(例如，由比较器)读取位线BL 7和BB 8并且计算单元值。例如，可通过计算位线BL 7上的电压与位线BB 8上的电压之间的差值来确定单元的值。在步骤203处，将所计算的单元值与期望的单元值进行比较。如果值相同，则单元通过筛选，从而具有足够余量。
图3示出了在写入操作期间通过调制位线BL 7或BB 8和/或字线WL 2上的电压而不是N阱5和/或6上的电压来筛选存储器单元1的示意性方法。因此，图3的方法可用于筛选FinFET存储器单元或平面存储器单元。图3的筛选方法例如在工厂执行，作为在现场使用芯片之前的质量检查。
在步骤301处，将位线BL 7和BB 8预充电为高，例如到位线BL 7和BB 8的标称操作电压。在步骤302处，将对应于待写入值的位线BL 7或BB 8驱动到比将用于字段中的写入操作的电压更高或更低的电压。在写入操作期间，位线BL 7可被驱动为低以写入“0”，并且位线BB 8可被驱动为低以写入“1”，或者反之亦然。位线BL 7或BB 8应驱动得足够低以确保对应存取晶体管M1或M6能够接通对应PMOS晶体管M4或M2。例如，如果位线BL 7或BB 8可被拉下至0伏以进行写入操作，则可替代地将其驱动至+/-100mV。在步骤303处，将字线WL 2驱动到比字线WL 2的标称电压更高或更低的电压。例如，字线WL 2可被驱动到标称操作电压的+/-5％。
在步骤304处，读取存储器单元1。如图2的步骤201中所描述的，在步骤304期间，可任选地过驱动或欠驱动字线WL 2。在步骤305处，将在步骤304处读取的值与在步骤301-303中写入的值进行比较。如果值相同，则单元通过筛选，从而具有足够余量。当图3的方法示出了位线BL 7或BB 8和字线WL 2都被过驱动或欠驱动以将单元置于较不稳定状态时，方法可另选地涉及仅过驱动或欠驱动位线BL 7或BB 8或者仅过驱动或欠驱动字线WL 2。
图4示出了内置自测试(BIST)系统400的示意性图，可在芯片装运之前在工厂中使用该系统以对存储器阵列401中的存储器单元执行图2和/或图3的方法。存储器阵列401可以是例如包括多个存储器单元(如图1的存储器单元1)的SRAM存储器阵列。BIST系统400包括耦接到位线余量控件402、字线余量控件403、写入/读取控制生成器404和地址/数据生成器405的控制引擎406。控制引擎406可以是例如处理器或计算机，并且基于例如存储在存储器409中的软件来控制BIST 400的其他部件的操作。如下面更详细地描述的，软件可包括测试程序，该测试程序指示控制引擎406通过使用从标称操作电压变化的电压向存储器阵列401的单独单元写入和/或从单独单元读取来测试存储器阵列401。
为此，位线余量控件402可以是电压偏置电路，并且可在存储器阵列401中的位线(例如，位线BL 7和/或BB 8)上提供由测试程序指定的调制电压。字线余量控件403可以是电压偏置电路，并且可向存储器阵列401中的字线(例如，字线WL 2)提供由测试程序指定的调制电压。位线余量控件402和字线余量控件403也可以是向存储器阵列401提供控制数据以允许存储器阵列401基于控制数据分别调整位线或字线上的电压的电路。
BIST系统400还包括输出比较器408，其用于从存储器阵列401接收读取数据并且将读取的数据与写入的数据进行比较以确定正在测试的存储器单元是否具有期望值。如果值匹配，则可能表明相应单元具有足够的操作余量。BIST系统400还包括外部接口407，其用于接收测试程序和/或用于将测试程序的结果输出到例如外部计算机。
图5示出了使用BIST系统400来筛选存储器阵列401中的一个或多个或单元的示例性方法。图5的筛选方法例如在工厂执行，作为在现场使用存储器阵列芯片之前的质量检查。在步骤501处，在外部接口407处从例如外部计算机接收测试程序。外部接口407可将程序存储在例如存储器409中。例如，测试程序可以是根据图2和图3的方法的一系列写入和/或读取指令。例如，写入指令可具有以下格式：
WriteBL1 WL2 A0,D0
其中Write将指令标识为写入指令，D0是待写入数据，并且A0是数据应被写入到的地址。BL1是位线电压调制值，其指定在写入操作过程期间要施加到位线的电压。位线调制值可通过直接指示电压、通过指示与别处指定的标称电压的偏移、或通过其他适当的方式来指定电压。类似地，WL2是字线电压调制值，并且可通过直接指示电压、通过指示与别处指定的标称电压的偏移、或通过其他适当的方式来指定在写入操作过程期间要施加到字线的电压。
采样读取指令可以是：
ReadWL2 A0
其中Read将指令标识为读取指令，A0是应从其读取数据的地址，并且WL2是指定在读取操作过程期间要施加到字线的电压的字线调制值。字线调制值可通过直接指示电压、通过指示与别处指定的标称电压的偏移、或通过其他适当的方式来指定电压。测试程序可包含具有电压调制值的指令，诸如上面描述的那些，穿插有用于在标称电压下执行的读取和/或写入的指令。
在步骤502处，控制引擎406从存储器409获得测试程序。在步骤503处，控制引擎406获取或读取测试程序中的下一指令，该下一指令可以是具有或不具有电压调制值的读取指令或写入指令。如果还没有处理其他指令，则控制引擎406可获取第一指令。
在步骤504处，控制引擎406准备要发送到存储器阵列401的指令和数据以执行来自测试程序的指令。该准备可涉及致使地址/数据生成器405例如基于来自测试程序的指令中的值A0来生成要从其读取或向其写入的地址序列。地址可对应于被测试的存储器阵列401中的存储器单元的一些或全部。由于性能可以具有空间分量，因此地址可对应于分布在存储器阵列401的存储器单元上的物理图案，例如棋盘格图案、行条带图案或列条带图案。
对于写入指令，控制引擎406可致使地址/数据生成器405例如基于来自测试程序的指令中的值D0来生成待写入的测试数据。例如，所生成的测试数据可以是作为值D0的二进制表示的一系列1和0。
控制引擎406还可致使写入/读取控制生成器404生成致使存储器阵列401基于例如来自测试程序的指令针对每个地址执行对应的写入或读取指令的信号。这些信号可包括分别提供给存储器阵列401的写入使能输入或读取使能输入的写入使能信号或读取使能信号。发送到读取使能输入的读取使能信号或发送到写入使能输入的写入使能信号可指示存储器阵列例如通过存储器阵列401中的地址输入，在提供给存储器阵列401的地址处分别从存储器阵列读取或向其写入。发送到存储器阵列401的指令和数据的形式通常取决于存储器阵列401的要求。
控制引擎406还可指示位线余量控件402和/或字线余量控件403基于例如来自测试程序的指令中的BL1和WL2值来调制位线和/或字线上的电压。在位线余量控件402和字线余量控件403是偏置电路的示例中，位线余量控件402和/或字线余量控件403将分别基于BL1和WL2值生成电压。在位线余量控件402和字线余量控件403是生成调制控制值的电路的示例中，位线余量控件402和/或字线余量控件403可基于存储器阵列401的要求生成分别对应于BL1和/或WL2的调制控制值。例如，字线余量控件403可向存储器阵列401提供用于指示与标称电压偏移0mV的字线电压的调制控制值“0”、用于指示与标称电压偏移300mV的字线电压的调制控制值“1”，以及用于指示与标称电压偏移-300mV的字线电压的调制控制值“2”。在另一个示例中，在字线余量控件403直接指定字线电压的情况下，字线余量控件403可向存储器阵列401提供用于指示在为0mV的字线电压下执行的读取或写入的调制控制值“0”、用于指示在为300mV的字线电压下执行的读取或写入的调制控制值“1”，以及用于指示在为-300mV的字线电压下执行的读取或写入的调制控制值“2”。
在步骤505处，BIST系统400将在步骤504中生成的读取和/或写入指令发送到存储器阵列401。在步骤504中生成的指令和/或数据可由生成相应指令和/或数据的部件(例如，位线余量控件402、字线余量控件403、写入/读取控制生成器404和/或地址/数据生成器405)发送到BIST系统400。在写入指令的情况下，在步骤504中生成的数据被写入到存储器阵列401中的适当存储器位置。在读取指令的情况下，读取指定地址处的单元。
在步骤506处，如果指令是读取指令，则存储器阵列401将读取数据输出到输出比较器408。输出比较器408将读取指令的结果与可存储在存储器409中的预期结果进行比较以测试读取数据是否与期望结果匹配。比较器408将比较结果提供给控制引擎406。在步骤507处，控制引擎406确定尚未执行的任何指令是否保持在测试程序中。如果是，则控制引擎406在步骤503处读取下一读取或写入指令，并且在步骤504-506中处理该指令。如果没有指令保持在测试程序中，则在步骤508处，控制引擎406在外部接口407处输出测试程序的结果。另选地，测试程序的结果可在生成该结果时输出到外部接口407，和/或可存储在存储器409中。
在权利要求的范围内，修改在所描述的实施例中是可能的，并且其他实施例是可能的。