具体实施方式

下面结合附图阐述的详细描述旨在作为对各种配置的描述，而非旨在表示可以实践本文中描述的概念的唯一配置。详细描述包括用于提供对各种概念的透彻理解的特定细节。然而，对于本领域技术人员很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，众所周知的结构和组件以框图形式显示以避免混淆这些概念。

图1示出了根据本公开的一个方面的包括薄膜电阻器和对应电阻器端子的集成电路(IC)层100的平面图和侧视图。在一些情况下，在IC布局设计中，薄膜电阻器布置成阵列以有效利用IC面积。例如，IC层100包括电介质(电绝缘，例如氧化物)层110和设置在电介质层110上的一行薄膜电阻器120-1至120-5。在本文中提供的示例中，行方向是水平方向，并且电阻器长度方向是垂直(即，与行方向基本正交)或列方向。

在该示例中，有五(5)个薄膜电阻器；然而，应当理解，IC层100可以包括更多或更少。电介质层110可以是IC中的任何层，诸如在金属层一(M1)下方、中端(MOL)层、更高层(诸如在金属层4-5之间)、或根据设计师的需要的任何其他层。

薄膜电阻器120-1至120-5中的每个通过以下方式形成：沉积难熔金属，诸如氮化钛(TiN)或其他合适材料，并且将材料图案化成个体正方形或矩形，并且所有对准成一行。随后，在薄膜电阻器上形成端子，包括电触点130-1a/130-1b至130-5a/130-5b、以及金属化过孔140(例如，铜、钨、钴等)。薄膜电阻器中的每个的长度(L)从材料的顶部边缘延伸到底部边缘。薄膜电阻器中的每个的距离(D)从顶部端子延伸到底部端子。

薄膜电阻器中的每个的电阻与材料(例如，TiN)的电阻率和端子之间的距离(D)成正比，而与薄膜电阻器的宽度(W)成反比。如图所示，金属化过孔140可以采用不同形式，诸如包括如主图和备选方案之一中所示的一个或多个单独的过孔、或者如另一备选方案中所示的实心正方形或矩形。

在该示例中，左侧两个和右侧两个薄膜电阻器120-1、120-2、120-4和120-5具有基本相同的长度L1、其端子中的每个之间的基本相同的距离D1，以及基本相同的宽度W。因此，薄膜电阻器120-1、120-2、120-4和120-5全部具有基本相同的电阻。这是因为，它们由相同的电阻材料(例如，TiN)制成，具有相同宽度W，并且它们在其相应端子对之间具有相同距离D1。

然而，在该示例中，中间薄膜电阻器120-3具有不同(较小)长度L2，其端子之间的距离D2不同(较小)、但宽度W基本相同。因此，薄膜电阻器120-3的电阻小于其他薄膜电阻器120-1、120-2、120-4和120-5的电阻，因为虽然电阻器材料和宽度W相同，但其相应端子之间的距离D2小于其他薄膜电阻器120-1、120-2、120-4和120-5的相应端子之间的距离D1。

一些IC制造代工厂具有设计规则检查(DRC)，DRC管理什么是可接受的IC特征以及什么是不可接受的IC特征。对于该示例，如果不同长度(L)的薄膜电阻器放置在同一行中并且如果相邻电阻器之间的间距小于阈值S_TH，则IC代工厂可以具有DRC，该DRC禁止具有不同长度(L)的薄膜电阻器。这可能是因为，小间距(<S_TH)上的可变长度薄膜电阻器图案可能难以以可靠方式重现。在该示例中，根据这种DRC，中间薄膜电阻器120-3是不允许的，因为它的长度L2不同于其他薄膜电阻器120-1、120-2、120-4和120-5的长度L1，并且薄膜电阻器120-2和120-3与120-3和120-4之间的间距小于间距阈值S_TH。

在该示例中，如果薄膜电阻器120-2和120-3与120-3和120-4之间的间距大于间距阈值S_TH，则薄膜电阻器120-3可以在不违反DRC规则的情况下具有不同于L1的长度L2。此外，根据该示例，相邻薄膜电阻器中的每个之间的间距可以变化，但小于要求它们具有相同长度的间距阈值S_TH。例如，如果对每个相邻薄膜电阻器之间的最小间距S_MIN存在DRC要求，则间距阈值S_TH可以设置为等于或大于最小间距S_MIN的两倍。

图2示出了根据本公开的另一方面的另一示例性IC层200的平面图，IC层200包括具有对应电阻器端子的两行薄膜电阻器。因此，具有电阻不同的薄膜电阻器的解决方案是使用两行薄膜电阻器。例如，IC层200包括形成在电介质(电绝缘，例如氧化物)层210上的第一行薄膜电阻器220-1至220-5。这些薄膜电阻器220-1至220-5包括具有分别经由金属化过孔240耦合到电阻材料的金属触点230-1a/230-1b至230-5a/230-5b的端子。

在该示例中，薄膜电阻器220-1至220-5中的每个具有相同长度L1；因此，如果它们布置在同一行中并且每个相邻电阻器之间的间距小于间距阈值S_TH，则它们不违反要求薄膜电阻器具有相同长度的DRC。尽管通常不是硬性DRC要求，薄膜电阻器220-1至220-5可以具有不同宽度，但它们通常以相同宽度制造。因此，由于薄膜电阻器220-1至220-5具有相同电阻率材料(例如，TiN)、相同宽度W、以及其相应端子之间的相同距离D1，因此薄膜电阻器220-1到220-5的电阻基本相同。

为了具有电阻与薄膜电阻器220-1至220-5的电阻不同的薄膜电阻器，这种薄膜电阻器需要在不同行中实现以免违反上述DRC。在这点上，IC层200包括第二行薄膜电阻器250-1至250-5。这些薄膜电阻器250-1至250-5包括具有分别经由金属化过孔240耦合到电阻材料的金属触点260-1a/260-1b至260-5a/260-5b的端子。

在该示例中，薄膜电阻器250-1至250-5具有相同长度L2；因此，如果它们布置在同一行中并且每个相邻电阻器之间的间距小于间距阈值S_TH，则它们不会违反要求薄电阻器具有相同长度的DRC。薄膜电阻器250-1至250-5也具有相同宽度W。因此，由于薄膜电阻器250-1至250-5具有相同电阻率材料(例如，TiN)、相同宽度W、以及其相应端子之间的相同距离D2，因此薄膜电阻器250-1至250-5的电阻基本相同。此外，由于薄膜电阻器250-1至250-5的相应端子之间的距离D2小于薄膜电阻器220-1至220-5的相应端子之间的距离D1，因此薄膜电阻器250-1至250-5的电阻小于薄膜电阻器220-1至220-5的电阻。

因此，如清楚说明的，如下的IC层需要不同行的薄膜电阻器，该IC层需要包括具有不同电阻的薄膜电阻器并且每个相邻电阻器之间的间距小于间距阈值S_TH。这是对IC面积的低效利用。此外，在一些情况下，一行中的一些薄膜电阻器可能是不需要的；它们可能只是“虚设”电阻器。这进一步占用了可以用于其他特征的IC面积。因此，需要在不违反DRC规则(即，在同一行中具有不同长度的薄膜电阻器并且每个相邻电阻器之间的间距小于间距阈值S_TH)的情况下在单行中提供具有不同电阻的薄膜电阻器。

图3示出了根据本公开的另一方面的包括另一示例性IC层300的平面图，IC层300具有对应电阻器端子的薄膜电阻器。在该示例中，IC层300包括布置在同一行中的薄膜电阻器320-1至320-5。薄膜电阻器320-1至320-5具有基本相同的长度L；并且因此如果放置在同一行中并且每个相邻电阻器之间的间距小于间距阈值S_TH，则不会违反要求薄膜电阻器具有相同长度的DRC。但是，其相应端子之间的距离并不完全相同；从而，允许电阻器具有不同电阻，而不需要另一行电阻器来实现不同电阻的电阻器。

特别地，IC层300包括薄膜电阻器的集合320-1至320-5，这些薄膜电阻器形成在电介质(例如，氧化物)层310上并且布置成单行，相邻电阻器的间距相同或不同，尽管每个间距都小于间隔阈值S_TH。尽管在该示例中存在五(5)个薄膜电阻器，但应当理解，一行可以具有更多或更少电阻器。如前所述，用于电阻材料的材料可以由难熔金属(例如，TiN)或其他合适材料制成。此外，薄膜电阻器320-1至320-5的长度L(在与行方向正交的方向上)基本相同。如上所述，这并不违反上述DRC规则。

薄膜电阻器320-1至320-5具有带有电触点330-1a/330-1b至330-5a/330-5b的端子，电触点分别带有金属化过孔340，以与薄膜材料电接触。在薄膜电阻器320-1、320-2、320-4和320-5的情况下，它们在其相应端子之间具有距离D1。在薄膜电阻器320-3的情况下，其相应端子之间的距离为D2；距离D2小于其他电阻器的距离D1。因此，薄膜电阻器320-3的电阻小于比薄膜电阻器320-1、320-2、320-4和320-5的电阻(假定它们都由相同材料制成并且其宽度W相同)。

因此，在该示例中，如果每个相邻电阻器之间的间距小于间距阈值S_TH，则要求同一行中的电阻器具有相同长度的DRC规则不会被违反，因为所有薄膜电阻器320-1到320-5具有基本相同的长度L。此外，一个或多个薄膜电阻器的集合(例如，320-1、320-2、320-4和320-5)的电阻不同于一个或多个薄膜电阻器的另一集合(例如，320-3)，而不需要包括另外的一行电阻器以实现不同电阻。这种技术显著节省了IC面积，该面积可以用于IC的其他重要特征或使IC占用面积更小。

在该示例中，薄膜电阻器320-3的底部端子330-3b向上移动以更靠近另一端子330-3a以实现更小距离D2。因此，在该示例中，薄膜电阻器320-1至320-5的顶部端子330-1a至330-5a基本水平对准，而薄膜电阻器320-1、320-2、320-4和320-5的底部端子330-1b、330-2b、330-4b和330-5b基本水平对准，但不与薄膜电阻器320-3的端子330-3b水平对准，因为薄膜电阻器320-3的端子330-3b已经向上移动以实现不同电阻。

图4示出了根据本公开的另一方面的另一示例性IC层400的平面图，IC层400包括具有对应电阻器端子的薄膜电阻器。IC层400是IC层300的变型，并且除了最高有效位是“4”而不是“3”之外，相同元素用相同附图标记标注。因此，IC层400的大部分详细讨论已经在以上关于IC层300提供。

IC层400的不同之处在于，薄膜电阻器420-3的顶部端子430-3a向下移动以更靠近另一端子430-3b以实现更小距离D2。因此，在该示例中，薄膜电阻器420-1至420-5的底部端子430-1b至430-5b基本水平对准，而薄膜电阻器420-1、420-2、420-4和420-5的顶部端子430-1a、430-2a、430-4a和430-5a基本水平对准，但不与薄膜电阻器420-3的顶部端子430-3a水平对准，因为薄膜电阻器420-3的顶部端子430-3a已经向下移动以实现不同电阻。与之前的实现一样，薄膜电阻器420-1至420-5形成在电介质层410上。

图5示出了根据本公开的另一方面的包括具有对应电阻器端子的薄膜电阻器的另一示例性IC层500的平面图。IC层500是IC层300的另一变型，并且除了最高有效位是“5”而不是“3”之外，相同元素用相同附图标记标注。因此，IC层500的大部分详细讨论已经在以上关于IC层300提供。

IC层500的不同之处在于，薄膜电阻器520-3的端子530-3a和530-3b都已经向内移动(例如，端子530-3a向下移动，并且端子530-3b向上移动)以实现更小距离D2。因此，在该示例中，薄膜电阻器520-1、520-2、520-4和520-5的顶部和底部端子530-1a/530-1b、530-2a/530-2b、530-4a/530-4b和530-5a/530-5b基本水平对准，但不分别与薄膜电阻器520-3的顶部和底部端子530-3a和530-3b水平对准。在该示例中，端子530-3a和530-3b的移动量不必相同(但可以相同)；并且因此，薄膜电阻器520-3不需要相对于其端子关于行的中心水平轴对称。与之前的实现一样，薄膜电阻器520-1至520-5形成在电介质层510上。

图6示出了根据本公开的另一方面的示例性薄膜电阻器600的平面图，薄膜电阻器600具有对应电阻器端子610-1a和610-1b(具有过孔620)以及寄生电容减小技术。薄膜电阻器600可以代替IC层500中的薄膜电阻器520-3。在该示例中，底部端子610-1b已经向上移动以设置薄膜电阻器600的电阻。作为结果，薄膜电阻器600的在底部端子610-1b下方的区域对电阻没有显著贡献，但其是寄生电容的来源。此外，存在可能影响从顶部端子610-1a到底部端子610-1b的电流流动的电流扩散和反射。

寄生电容和电流扩散减小技术是向该区域施加与被施加到底部端子610-1b的电压电位相同的电压电位。例如，在该示例中，底部端子610-1b接地。因此，为了减少底部端子610-1b下方的区域中的寄生电容和电流扩散，该区域也通过任何合适的电连接而接地。如果顶部端子610-1a是移动的(下部的)端子，则该技术也适用于在顶部端子610-1a上方的区域；并且因此，如果顶部端子接地，则该区域接地。

图7示出了根据本公开的另一方面的另一示例性薄膜电阻器700的平面图，薄膜电阻器700具有对应电阻器端子和寄生电容减小技术。薄膜电阻器700可以代替IC层500中的薄膜电阻器520-3。薄膜电阻器700是薄膜电阻器600的变型；并且因此，包括与由相同附图标记表示的基本相同的元素，但最高有效位是“7”而不是“6”。在该示例中，电源电压Vdd(可以是正的或负的)被施加到薄膜电阻器700的底部端子710-1b。

如以上关于薄膜电阻器600所述，为了减少端子710-1b下方的区域中的寄生电容和电流扩散，将施加到底部端子710-1b的相同电压电位被施加到该区域。由于电源电压Vdd被施加到底部端子710-1b，以减少底部端子710-1b下方的区域中的寄生电容和电流扩散，电源电压Vdd也通过任何合适的电连接而施加到该区域。如果顶部端子710-1a是移动的(下部)端子，则该技术也适用于在顶部端子710-1a上方的区域；并且因此，如果顶部端子也接收电源电压Vdd，则电源电压Vdd被施加到该区域。

关于决定向内移动哪个端子，通常由设计者来进行。然而，指导方针是移动对电路操作的寄生电容不太敏感的端子。例如，如果薄膜电阻器的底部端子对寄生电容不太敏感(或者相反，顶部端子对寄生电容更敏感)，则根据DRC规则，底部端子向上移动并且顶部端子可以留在顶端附近。类似地，如果薄膜电阻器的顶部端子对寄生电容不太敏感(或者相反，底部端子对寄生电容更敏感)，则根据DRC规则，顶部端子向下移动并且底部端子留在底端附近。

如果代工厂具有指定最小特征密度的DRC规则，则可以将虚设层放置在这些薄膜电阻器下方，从而满足最小密度要求。例如，如果薄膜电阻器位于金属层一(M1)下方，则可以在薄膜电阻器下方形成氧化物扩散RX(OD)(例如，用于形成器件的第一氧化物层)和/或多晶硅PB(poly)的虚设填充物以满足DRC最小密度要求。如果薄膜电阻器形成在更高层(例如，金属层M4或M5)上，则可以在薄膜电阻器下方形成下部金属层(例如，金属层M1、M2和M3)的虚设填充物以满足DRC最小密度要求。

图8示出了根据本公开的另一方面的另一示例性薄膜电阻器800的平面图，薄膜电阻器800具有对应电阻器端子和寄生电容减小技术。薄膜电阻器800可以代替IC层500中的薄膜电阻器520-3。薄膜电阻器800是薄膜电阻器600的另一变型；并且因此，包括与由相同附图标记表示的基本相同的元素，但最高有效位是“8”而不是“6”。

在该实现中，为了基本消除寄生电容，在下部端子810-1b下方的薄膜电阻器800的电阻材料(RM)中形成间隙。因此，薄膜电阻器800包括形成在上部电阻材料层上的上部端子810-1a和下部端子810-1b，端子之间的距离为D2以实现期望电阻。薄膜电阻器800包括与上部电阻材料层通过间隙分开的下部电阻材料(RM)层830。

因此，下部RM层与上部RM层基本电隔离。薄膜电阻器800在与电阻器行的方向正交的方向上的长度L是如下的长度：上部电阻材料层在正交行方向上的长度、间隙在正交行方向上的间距(>＝S_MIN)、以及下部电阻材料(RM)层在正交行方向上的长度。间隙的间距可以被设置为大于或等于由代工厂的DRC设置的最小间距S_MIN。下部电阻材料(RM)层在正交行方向上的长度也可能需要符合由代工厂的DRC设置的最小长度。由于下部电阻材料(RM)层与端子810-1a和810-1b设置在其上的上部电阻材料层电隔离，因此下部电阻材料(RM)层不会显著增加薄膜电阻器800的下部端子810-1b的寄生电容。

应当理解，该技术也适用于顶部端子810-1a移动以更靠近底部端子810-1b的情况。在这种情况下，将存在端子810-1a和810-1b设置在其上的下部电阻材料层、在下部电阻材料层上方的间隙、以及在间隙上方的上部电阻材料层。因此，由于间隙，上部电阻材料(RM)层与下部电阻材料层(以及端子810-1a和810-1b)基本电隔离。因此，上部电阻材料(RM)层不会显著增加薄膜电阻器800的上部端子810-1a的寄生电容。

图9示出了根据本公开的另一方面的另一示例性薄膜电阻器900的平面图，薄膜电阻器900具有对应电阻器端子和寄生电容减小技术。薄膜电阻器900可以代替IC层500中的薄膜电阻器520-3。薄膜电阻器900是薄膜电阻器800的变型；并且因此，包括与由相同附图标记表示的基本相同的元素，但最高有效位是“9”而不是“8”。

薄膜电阻器900与薄膜电阻器800的不同之处在于，薄膜电阻器900中的下部电阻材料(RM)层电耦合到下部电压轨(例如，地)，并且薄膜电阻器800中的下部电阻材料(RM)层是浮置的。基于某些代工厂的DRC，对具有的电阻材料浮置层可能存在限制。在这种情况下，将薄膜电阻器900中的下部电阻材料(RM)层接地将满足对应DRC要求。如果间隙和电阻材料(RM)位于端子910-1a和910-1b设置在其上的电阻材料上方，则电阻材料(RM)的接地也是适用的。

图10示出了根据本公开的另一方面的薄膜电阻器1000的示例性行1000的平面图，薄膜电阻器具有垂直对准(堆叠)电阻器。行1000包括薄膜电阻器1020-1、1020-2、1020-3、1020-4、1020-5和1020-6。薄膜电阻器1020-1、1020-2、1020-5和1020-6在正交行方向上具有长度L1，它们的上下边界(在正交于行的方向上)在水平(行)方向上基本对准，它们的上下部端子1030-1a/1030-1b、1030-2a/1030-2b、1030-5a/1030-5b和1030-6a/1030-6b在水平(行)方向上基本对准，并且其相应端子之间的距离为D1以设置其电阻(如果它们的宽度相同并且它们由相同电阻材料制成，则电阻基本相同)。

薄膜电阻器1020-3和1020-4的左右(行方向)边界分别在垂直(正交行)方向上基本对准。薄膜电阻器1020-3在垂直(正交行)方向上具有长度L2，其上边界(在正交行方向上)与薄膜电阻器1020-1、1020-2、1020-5和1020-6的上边界基本对准。薄膜电阻器1020-4在垂直(正交行)方向上具有长度L3，其下边界(在正交行方向上)与薄膜电阻器1020-1、1020-2、1020-5和1020-6的下边界基本对准。薄膜电阻器1020-3和1020-4的上下边界通过间隙分开，这可能需要满足最小特征间距S_MIN要求。

薄膜电阻器1020-3的下部端子1030-3b在正交行方向上与上部端子1030-3a分开距离D2以设置其电阻。类似地，薄膜电阻器1020-4的上部端子1030-4a在正交行方向上与下部端子1030-4b分开距离D3以设置其电阻。尽管，如图所示，D2与D3相同，但应当理解，D2可以与D3不同。因此，在该示例中，薄膜电阻器1020-1、1020-2、1020-5和1020-6的长度L1与以下项的总和基本相同：薄膜电阻器1020-3的长度L2、薄膜电阻器1020-4的长度L3、以及电阻器1020-3和1020-4之间的间隙。因此，在薄膜电阻器800和900中用于减小或消除寄生电容的间隙可以被用于将多个电阻器(在列方向上)堆叠成一行。

图11A示出了根据本公开的另一方面的示例性低通滤波器(LPF)1100的示意图。LPF 1100用于例示本文中描述的薄膜电阻器的各种概念。LPF 1100是电阻器电容器(RC)滤波器的变型。

特别地，LPF 1100包括串联耦合在输入(IN)与第一中间节点n1之间的电阻器的第一集合R1、R2、R3和R4。电阻器R1、R2、R3和R4可以具有基本相同的电阻(例如，2.7千欧姆(kΩ))。第一电容器C1耦合在第一中间节点n1与下部电压轨(例如，地)之间。

LPF 1100还包括串联耦合在第一中间节点n1与第二中间节点n2之间的电阻器的第二集合R5、R6和R7。电阻器R5、R6和R7可以具有基本相同的电阻(例如，2.3kΩ)。第二电容器C2耦合在第二中间节点n2与下部电压轨(例如，地)之间。

此外，LPF 1100包括串联耦合在第二中间节点n2与输出(OUT)之间的电阻器的第三集合R8和R9。电阻器R8和R9可以具有基本相同的电阻(例如，1.2kΩ)。第三电容器C3耦合在输出与下部电压轨(例如，地)之间。

图11B示出了根据本公开的另一方面的LPF 1100的示例性集成电路(IC)布局1150的平面图。LPF布局1150包括在第一行中的电阻器的第一集合R1-R4，该行的相对端具有虚设(D)电阻器。如在先前的示例性实现中，电阻器R1-R4和虚设电阻器(D)的上下边界分别在水平(行)方向上基本对准。类似地，电阻器R1-R4和虚设电阻器(D)的上下端子也在水平(行)方向上基本对准。电阻器R1-R4的相应上下端子与虚设电阻器(D)之间的距离基本相同，并且被配置为实现电阻器R1-R4的期望电阻(例如，2.7kΩ)。所有虚设(D)电阻器的端子可以电耦合到下部电压轨(例如，地)。

由于电阻器的第二集合R5-R7具有与电阻器的第一集合R1-R4(例如，2.7kΩ)不同的电阻(例如，2.3kΩ)，所以电阻器的第二集合R5-R7位于第二行，在相对端具有虚设电阻器(D)。为了面积效率并易于处理，第二行在该行的左端处包括两个虚设电阻器(D)，并且在该行的右端处包括一个虚设电阻器(D)。这允许第二行的两个左侧虚设电阻器(D)、电阻器R7、R6、R5、和右侧虚设电阻器(D)在垂直或列(与行正交)方向上分别与第一行的左侧虚设电阻器(D)、电阻器R1-R4、和右侧虚设电阻器(D)基本对准。

此外，由于电阻器的第三集合R8和R9具有与电阻器的第一集合R1-R4(例如，2.7kΩ)和电阻器的第二集合R5-R7不同的电阻(例如，1.2kΩ)，所以电阻器的第三集合R5-R7位于第三行，尽管第三行可以在行方向上与第一行基本对准。它被认为是一个单独的行，因为第一行和第三行分开的距离大于阈值距离S_TH，并且电阻器R8和R9可以通过它们自己的虚设电阻器(D)与第一行隔离。

第三行包括：两个左侧虚设电阻器(D)，在正交行(列)方向上堆叠，通过间隙分开；电阻器R8和R9，在正交行(列)方向上堆叠，通过间隙分开；以及两个右侧虚设电阻器(D)，在正交行(列)方向上堆叠，通过间隙分开。分开的间隙可以是在行方向上延伸的连续间隙。

电阻器R8和上部虚设电阻器(D)的上边界与第一行中的电阻器的上边界基本对准(在行方向上)。此外，电阻器R8和上部虚设电阻器(D)的上部端子与第一行中的电阻器的上部端子基本对准(在行方向上)。类似地，电阻器R9和下部虚设电阻器(D)的下边界与第一行中的电阻器的下边界基本对准(在行方向上)。此外，电阻器R9和下部虚设电阻器(D)的下部端子与第一行中的电阻器的下部端子基本对准(在行方向上)。

第一电容器C1、第二电容器C2和第三电容器C3位于第一行电阻器和第三行电阻器下方。可以位于多个金属层中的金属化迹线(M)将电阻器和电容器电耦合在一起以形成LPF1100，如图11A中的示意图所示。

特别地，输入引脚或节点(IN)位于电阻器R1的上部端子处。为了实现电阻器R1-R4的串联连接，存在金属化迹线(M)，其将电阻器R1和R2的下部端子电耦合在一起，存在另一金属化迹线(M)，其将电阻器R3和R4的上部端子电耦合在一起，并且存在又一金属化迹线(M)，其将电阻器R3和R4的下部端子电耦合在一起。为了将电阻器R4电耦合到电阻器R5和电容器C1，存在金属化迹线(M)，其将电阻器R4的上部端子电耦合到电阻器R5的下部端子和电容器C1的上部端子。

为了实现电阻器R5-R7的串联连接，存在金属化迹线(M)，其将电阻器R5和R6的上部端子电耦合在一起，存在另一金属化迹线(M)，其将电阻器R6和R7的下部端子电耦合在一起。为了将电阻器R7电耦合到电阻器R8和电容器C2，存在金属化迹线(M)的集合，其将电阻器R7的上部端子电耦合到电阻器R8和电容器C2的上部端子。

为了实现电阻器R8-R9的串联连接，存在金属化迹线(M)，其将电阻器R8的下部端子电耦合到电阻器R9的上部端子。为了将电阻器R9电耦合到电容器C3，存在金属化迹线(M)的集合，其将电阻器R9的下部端子电耦合到电容器C3的上部端子。输出引脚或节点(OUT)可以位于金属化迹线(M)的最后集合上。耦合到下部电压轨(例如，地)的金属化迹线(M)将电容器C1-C3的下部端子电耦合在一起。

LPF 1100的IC布局1150的缺点在于，它需要三行电阻器来实现LPF的电阻器R1-R9。如下所述，通过使用本文中描述的技术在同一行中实现不同电阻的电阻器，LPF 1100的IC布局可以以显著更少的占用面积实现。

图12示出了根据本公开的另一方面的LPF 1100的另一示例性集成电路(IC)布局1200的平面图。在IC布局1200中，LPF的所有电阻器R1-R9在单个行中实现，并且分别由在行的两侧的虚设电阻器(D)界定。包括虚设电阻器(D)的电阻器R1-R7的电阻材料(RM)在正交行方向上具有基本相同的长度L。

为了实现与电阻器R1-R4的电阻相比较小的电阻器R5-R7的电阻(例如，2.3kΩ)，电阻器R5-R7的下部端子向上移动并且在行方向不与电阻器R1-R4的下部端子对准。这允许电阻器R5-R7实现较低电阻，如参考先前讨论的电阻器320-3和420-3详细讨论的。

类似地，为了实现与电阻器R1-R4和电阻器R5-R7的电阻相比较小的电阻器R8-R9的电阻(例如，1.2kΩ)，电阻器R5-R7的上部端子向下移动并且在行方向上不与电阻器R1-R7的上部端子对准。这允许电阻器R8-R9实现较低电阻，如参考先前讨论的电阻器800和900详细讨论的。这些电阻器R8和R9包括在正交行方向上在电阻器R8和R9上方对准的浮置(或接地)电阻材料(RM)层或与其相关联。因此，电阻材料(RM)层的上边界与电阻器R1-R7和虚设电阻器(D)的上边界基本对准，并且电阻器R8-R9的下边界与电阻器R1-R7和虚设电阻器(D)的下边界基本对准。

图13示出了根据本公开的另一方面的LPF 1100的又一示例性集成电路(IC)布局1300的平面图。IC布局1300是先前讨论的IC布局1200的变型，不同之处在于，电阻器R8和R9的上下端子分别向下和向上移动；并且因此，在行方向上不与电阻器R1-R7和虚设电阻器(D)的下上部端子对准。这些电阻器R8和R9包括在正交行方向上在电阻器R8和R9上方和下方对准的浮置(或接地)电阻材料(RM)层或与其相关联。因此，上部电阻材料(RM)层的上边界与电阻器R1-R7和虚设电阻器(D)的上边界基本对准，并且下部电阻材料的下边界与电阻器R1-R7和虚设电阻器(D)的下边界基本对准。

提供本公开的先前描述以使得本领域技术人员能够制作或使用本公开。对于本领域技术人员来说，对本公开的各种修改将是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变化。因此，本公开并非旨在限于本文中描述的示例，而是符合与本文中公开的原理和新颖特征一致的最宽范围。