阅读说明：本技术 功率分配单元电路及用于集成收发机系统的功率分配结构 (Power distributing unit circuit and Distributed Power Architecture for integrating transceiver system ) 是由 马建国 杨圣辉 于 2019-09-24 设计创作，主要内容包括：一种功率分配单元电路及用于集成收发机系统的功率分配结构,包括有N个功率分配单元电路,每一个功率分配单元电路均有一个输入端两个输出端,第一个功率分配单元电路的输入端连接外部输入信号IN,每个功率分配单元电路的两个输出端都分别连接一个功率分配单元电路的输入端,共同构成具有2<Sup>N</Sup>个相同输出的用于集成收发机系统的功率分配结构。本发明的功率分配单元电路及用于集成收发机系统的功率分配结构,可在占用较小芯片面积的情况下实现对信号功率的多通道均等分配。(A kind of power distributing unit circuit and the Distributed Power Architecture for integrating transceiver system, it include N number of power distributing unit circuit, each power distributing unit circuit has two output ends of an input terminal, the input terminal of first power distributing unit circuit connects external input signal IN, two output ends of each power distributing unit circuit are respectively coupled the input terminal of a power distributing unit circuit, collectively form with 2 N The Distributed Power Architecture for being used to integrate transceiver system of a identical output.Power distributing unit circuit of the invention and the Distributed Power Architecture for integrating transceiver system can realize the multichannel equalization distribution to signal power in the case where occupying smaller chip area.)

功率分配单元电路及用于集成收发机系统的功率分配结构

技术领域

本发明涉及一种功率分配结构。特别是涉及一种功率分配单元电路及用于集成收发机系统的功率分配结构。

背景技术

随着无线通信技术的发展，频率资源日趋紧张，通信系统开始向更高频段扩展，毫米波频段拥有着丰富频率资源，同时频率的提升也能实现更高的传输速率。然而频率升高电磁波在传播介质中的衰减也增大，所以一般需要通过多输入多输出(Multiple-InputMultiple-Output，MIMO)天线阵列技术来提升通信系统的输出功率。

在MIMO系统中，需要将信号功率均等的分配到多个通道当中，目前实现这种功率分配的常用结构为威尔金森功率分配结构，这种结构的主要缺点包括由功率平分所造成的每一级功率分配3dB的固有损耗和难以压缩的大芯片面积，所以这种结构很不经济。除此以外，一些系统中还用到了威尔金森结构与功率放大器相结合的结构，这种结构可在一定程度上降低损耗并减小面积，但对面积的压缩效果并不显著。因而需要一种紧凑且低损耗的功率分配方案将有助于极大的降低系统成本，有利于集成收发机系统的大规模阵列应用。

发明内容

本发明所要解决的技术问题是，提供一种可在占用较小芯片面积的情况下实现对信号功率的多通道均等分配的功率分配单元电路及用于集成收发机系统的功率分配结构。

本发明所采用的技术方案是：一种功率分配单元电路，包括有结构相同的第一NMOS晶体管、第二NMOS晶体管和第三NMOS晶体管，所述第一NMOS晶体管、第二NMOS晶体管和第三NMOS晶体管的漏极均通过漏极阻性负载结构接电源，源极均通过源极阻性负载结构接地，所述第一NMOS晶体管的栅极构成功率分配单元电路的输入端连接外部输入的信号IN，漏极连接第二NMOS晶体管的栅极，源极连接第三NMOS晶体管的栅极，所述第二NMOS晶体管的漏极通过第一平衡电阻接地，源极构成功率分配单元电路的一个输出端OUT1，该源极还通过第一电阻接地，所述第三NMOS晶体管的源极通过第二平衡电阻接地，漏极构成功率分配单元电路的另一个输出端OUT2，该漏极还通过第二电阻接地。

所述的第一平衡电阻和第二平衡电阻(R4)的阻值均为50欧姆。

所述功率分配单元电路的输出端OUT1和输出端OUT2的输出信号增益Av₁和Av₂如下式：

其中，g_m为每个NMOS晶体管的跨导，R为每个NMOS晶体管漏级或源级所串联的漏极阻性负载结构或源极阻性负载结构的阻值。

一种由功率分配单元电路构成的用于集成收发机系统的功率分配结构，包括有N个功率分配单元电路，每一个功率分配单元电路均有一个输入端两个输出端，第一个功率分配单元电路的输入端连接外部输入信号IN，每个功率分配单元电路的两个输出端都分别连接一个功率分配单元电路的输入端，共同构成具有2^N个相同输出的用于集成收发机系统的功率分配结构。

本发明的功率分配单元电路及用于集成收发机系统的功率分配结构，可在占用较小芯片面积的情况下实现对信号功率的多通道均等分配。本发明的有益效果如下：

(1)采用有源结构来实现功率分配，避免了由于功率平分造成的每级3dB固有损耗，由晶体管组成的放大器工作模式不仅仅会补偿损耗，同时也会带来一定的增益。

(2)以有源结构为主体的功率分配结构，大大缓解了大面积无源器件所带来的芯片面积问题，降低了芯片成本。

(3)由三个NMOS晶体管组成的单元电路结构在理论上实现了两个输出端功率严格的大小相等、相位一致，功率分配误差较小。

(4)提出的功率分配单元电路易于多级级联，可以通过简单的耦合方式实现单元电路的多级连接，从而实现大规模的多通道功率分配。

附图说明

图1是本发明的功率分配单元电路的构成示意图

图2是本发明的用于集成收发机系统的功率分配结构的电路构成框图。

具体实施方式

下面结合实施例和附图对本发明的功率分配单元电路及用于集成收发机系统的功率分配结构做出详细说明。

本发明的功率分配单元电路，在CMOS工艺下，由三个完全相同的NMOS(N-Metal-Oxide-Semiconductor)晶体管组成的基本单元电路结构，其中一个晶体管采用源级输出和漏级输出的双输出模式，其它两个晶体管分别采用漏级输出模式和源级输出模式。

如图1所示，本发明的功率分配单元电路，包括有结构相同的第一NMOS晶体管M1、第二NMOS晶体管M2和第三NMOS晶体管M3，所述第一NMOS晶体管M1、第二NMOS晶体管M2和第三NMOS晶体管M3的漏极均通过漏极阻性负载结构R_D接电源，源极均通过源极阻性负载结构R_S接地，所述第一NMOS晶体管M1的栅极构成功率分配单元电路的输入端连接外部输入的信号，漏极连接第二NMOS晶体管M2的栅极，源极连接第三NMOS晶体管M3的栅极，所述第二NMOS晶体管M2的漏极通过第一平衡电阻R1接地，源极构成功率分配单元电路的一个输出端OUT1，该源极还通过第一电阻R2接地，所述第三NMOS晶体管M3的源极通过第二平衡电阻R4接地，漏极构成功率分配单元电路的另一个输出端OUT2，该漏极还通过第二电阻R3接地。

所述的第一平衡电阻R1和第二平衡电阻R4的阻值均为50欧姆。

本发明所述功率分配单元电路的输出端OUT1和输出端OUT2的输出信号增益Av₁和Av₂如下式：

其中，g_m为每个NMOS晶体管的跨导，R为每个NMOS晶体管漏级或源级所串联的漏极阻性负载结构或源极阻性负载结构的阻值。

本发明的功率分配单元电路，提供两个输出端口，可实现一路输入信号的功率等分，最终两个端口输出的信号在一定误差范围内功率大小相等、相位一致。

如图2所示，本发明的由功率分配单元电路构成的用于集成收发机系统的功率分配结构，包括有N个功率分配单元电路A，每一个功率分配单元电路A均有一个输入端两个输出端，第一个功率分配单元电路A的输入端连接外部输入信号，每个功率分配单元电路A的两个输出端都分别连接一个功率分配单元电路A的输入端，共同构成具有2^N个相同输出的用于集成收发机系统的功率分配结构。

通过本发明的功率分配单元电路，只通过简单的耦合方式进行连接，即可用于收发机系统中进行大规模功率分配。可实现1：2的功率分配功能，在此基础上继续级联，可依次实现1：4、1：8、……、1：N的功率分配结构，由于该功率分配结构中主体由有源器件组成，包含极少量无源器件，因而在较小的芯片面积下可实现大的N值。