阅读说明：本技术 一种主从mcu内外多重监视定时器协同复位的系统及方法 (System and method for cooperatively resetting internal and external multiple monitoring timers of master-slave MCU (microprogrammed control Unit) ) 是由 高连鹏 王诗涵 于 2019-09-05 设计创作，主要内容包括：本发明提供一种主从MCU内外多重监视定时器协同复位的系统,包括：主MCU芯片、从MCU芯片、监视定时器复位电路和电源电路。主MCU芯片采用Cortex-M4架构的STM32F407ZGT6芯片；Cortex-M4架构的STM32F407ZGT6芯片通用GPIO口线与从MCU的通用GPIO口线1连接,向从MCU发送固定频率的脉冲信号；芯片的nRST引脚为低电平复位引脚,与从MCU的通用GPIO口线2连接,接收从MCU的复位控制信号并与从MCU通过SPI接口进行通信。本发明在主从MCU协同工作的系统下,主从内外4重监视定时器协同工作,分别对主从MCU进行监视,在MCU工作异常时及时进行复位。其中由从MCU对主MCU进行外部复位控制,可灵活调整监视定时器溢出时间,有效解决了执行复杂任务的主MCU从上电到可以启动内置监视定时器期间发生工作异常导致系统无法复位的问题。(The invention provides a system for cooperatively resetting multiple internal and external monitoring timers of a master MCU (microprogrammed control Unit) and a slave MCU (microprogrammed control Unit), which comprises the following components: the device comprises a master MCU chip, a slave MCU chip, a monitoring timer reset circuit and a power supply circuit. The main MCU chip adopts an STM32F407ZGT6 chip with a Cortex-M4 framework; the general GPIO port line of the STM32F407ZGT6 chip of the Cortex-M4 architecture is connected with the general GPIO port line 1 of the slave MCU, and sends a pulse signal with fixed frequency to the slave MCU; and the nRST pin of the chip is a low-level reset pin, is connected with the general GPIO port line 2 of the slave MCU, receives a reset control signal of the slave MCU and communicates with the slave MCU through an SPI (serial peripheral interface). In the invention, under a system with cooperative work of a master MCU and a slave MCU, 4-time monitoring timers inside and outside the master MCU and the slave MCU are cooperatively worked to respectively monitor the master MCU and the slave MCU and reset in time when the MCU works abnormally. The slave MCU is used for carrying out external reset control on the master MCU, the overflow time of the monitoring timer can be flexibly adjusted, and the problem that the system cannot be reset due to abnormal work during the period from power-on to starting of the built-in monitoring timer of the master MCU which executes complex tasks is effectively solved.)

一种主从MCU内外多重监视定时器协同复位的系统及方法

技术领域

本发明涉及多重监视定时器协同复位的技术领域，具体而言，尤其涉及一种主从MCU内外多重监视定时器协同复位的系统及方法。

背景技术

现阶段的技术中对微处理器的内部复位过程一般为：微处理器在正常工作时，根据所设定时间间隔清除内置监视定时器，若监视定时器在溢出时间内没有被清除，则微处理器自动复位。但是该方式的缺点为：执行复杂任务的微处理器从上电到可以启动内置监视定时器并输出清监视定时器信号所需时间较长，若在此期间发生程序跑死等工作异常情况，微处理器将不能及时进行复位，导致系统瘫痪。

同时现阶段的技术中对微处理器的外部复位过程一般为：微处理器正常工作时向外部监视定时器复位电路发送固定频率的清监视定时器信号，若外部监视定时器复位电路在溢出时间内没有接收到清监视定时器信号，则判定微处理器工作异常，对其进行复位控制。该方式的缺点为：监视定时器溢出时间不可调整，灵活性低，并且在多个微处理器协同工作的系统需要相同数量的监视定时器复位电路，占用印刷电路板面积资源，增加布线难度和系统成本。

发明内容

根据上述提出的技术问题，而提供一种主从MCU内外多重监视定时器协同复位的系统及方法。本发明主要利用一种主从MCU内外多重监视定时器协同复位的系统，其特征在于，包括：主MCU芯片、从MCU芯片、监视定时器复位电路和电源电路。

进一步地，所述主MCU芯片采用Cortex-M4架构的STM32F407ZGT6芯片；所述Cortex-M4架构的STM32F407ZGT6芯片通用GPIO口线与所述从MCU的通用GPIO口线1连接，向所述从MCU发送固定频率的脉冲信号；所述芯片的nRST引脚为低电平复位引脚，与所述从MCU的通用GPIO口线2连接，接收从MCU的复位控制信号并与所述从MCU通过SPI接口进行通信。

更进一步地，所述从MCU芯片采用Cortex-M3架构的STM32F103RCT6芯片；所述Cortex-M3架构的STM32F103RCT6芯片通用GPIO口线3与所述监视定时器复位电路的WDI引脚连接，向所述监视定时器复位电路发送固定频率的脉冲信号，nRST引脚为低电平复位引脚，与所述监视定时器复位电路的引脚连接，接收所述监视定时器复位电路的复位控制信号。

进一步地，所述监视定时器复位电路采用TPS3828监视定时器复位芯片，向所述从MCU提供溢出时间为1.6s的定时监控和复位控制。

更进一步地，所述电源电路包括2片SPX5205线性稳压芯片，将5.0V电压转换为3.3V电压为所述主/从MCU芯片和所述监视定时器复位电路提供工作电源。

本发明还包含一种主从MCU内外多重监视定时器协同复位的方法，其特征在于，包括以下步骤：

步骤S1：设置四重监视定时器，并对所述主/从MCU芯片和所述监视定时器复位电路进行实时监测；

步骤S2：通过所述四重监视定时器判断所述主/从MCU芯片是否需要进行复位；

步骤S3：对所述主/从MCU芯片进行复位。

进一步地，所述四重监视定时器包括：主MCU芯片内置监视定时器、从MCU芯片对所述主MCU芯片的监视定时器、从MCU芯片内置监视定时器以及外部监视定时器复位电路对从MCU的监视定时器。

更进一步地，所述主MCU芯片内置监视定时器：当所述主MCU芯片正常工作时，在工作循环内清除内置监视定时器，若所述内置监视定时器时长超过13s，则所述内置监视定时器溢出，判定所述主MCU芯片处于工作异常状态，执行所述步骤S3。

进一步地，所述从MCU芯片对所述主MCU芯片的监视定时器：所述主MCU芯片正常工作时，向所述从MCU芯片持续发送频率为10Hz的脉冲信号；若所述从MCU芯片超过3s未检测到该脉冲信号，则判定所述主MCU处于工作异常状态，通过拉低所述主MCU复位引脚进行复位并将溢出时间更延长为30s，并执行所述步骤S3，待所述主MCU进入正常工作状态后，再更缩短至3s。

进一步地，所述从MCU内置监视定时器：从MCU正常工作时，在其工作循环内清除内置监视定时器，若超过13s没有进行此操作，则内置监视定时器溢出，判定从MCU处于工作异常状态，执行所述步骤S3。

进一步地，所述外部监视定时器复位电路对从MCU的监视定时器：所述从MCU正常工作时，向所述监视定时器复位电路持续发送频率为100Hz的脉冲信号，若所述监视定时器复位电路超过1.6s未检测到该脉冲信号，则判定所述从MCU处于工作异常状态，通过拉低从MCU复位引脚对其进行复位。

较现有技术相比，本发明具有以下优点：

本发明在主从MCU协同工作的系统下，主从内外4重监视定时器协同工作，分别对主从MCU进行监视，在MCU工作异常时及时进行复位。其中由从MCU对主MCU进行外部复位控制，可灵活调整监视定时器溢出时间，有效解决了执行复杂任务的主MCU从上电到可以启动内置监视定时器期间发生工作异常导致系统无法复位的问题，增加系统可靠性。

同时本发明只使用1个外置监视定时器复位芯片，有效减小对印刷电路板面积资源的占用，并减小布线难度和系统成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的电路模块结构示意图；

图2是本发明的多重监视定时器协同工作过程框图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

如图1-2所示，本发明提供了一种主从MCU内外多重监视定时器协同复位的系统，包括：主MCU芯片、从MCU芯片、监视定时器复位电路和电源电路。可以理解为在其它的实施方式中，本申请所述的同步复位系统还可以包含如反馈电路或记录电路等，只要能够满足能够实现多重的监视并复位即可。

作为一种优选的实施方式，在本发明中所述主MCU芯片采用Cortex-M4架构的STM32F407ZGT6芯片；所述Cortex-M4架构的STM32F407ZGT6芯片通用GPIO口线与所述从MCU的通用GPIO口线1连接，向所述从MCU发送固定频率的脉冲信号；所述芯片的nRST引脚为低电平复位引脚，与所述从MCU的通用GPIO口线2连接，接收从MCU的复位控制信号并与所述从MCU通过SPI接口进行通信。

作为优选的实施方式，所述从MCU芯片采用Cortex-M3架构的STM32F103RCT6芯片；所述Cortex-M3架构的STM32F103RCT6芯片通用GPIO口线3与所述监视定时器复位电路的WDI引脚连接，向所述监视定时器复位电路发送固定频率的脉冲信号，nRST引脚为低电平复位引脚，与所述监视定时器复位电路的引脚连接，接收所述监视定时器复位电路的复位控制信号。

在本申请中，所述监视定时器复位电路采用TPS3828监视定时器复位芯片，向所述从MCU提供溢出时间为1.6s的定时监控和复位控制。所述电源电路包括2片SPX5205线性稳压芯片，将5.0V电压转换为3.3V电压为所述主/从MCU芯片和所述监视定时器复位电路提供工作电源。

同时，作为一种优选的实施方式，本发明还包含一种主从MCU内外多重监视定时器协同复位的方法，包括以下步骤：

步骤S1：设置四重监视定时器，并对所述主/从MCU芯片和所述监视定时器复位电路进行实时监测；

步骤S2：通过所述四重监视定时器判断所述主/从MCU芯片是否需要进行复位；

步骤S3：对所述主/从MCU芯片进行复位。

作为优选的实施方式，所述四重监视定时器包括：主MCU芯片内置监视定时器、从MCU芯片对所述主MCU芯片的监视定时器、从MCU芯片内置监视定时器以及外部监视定时器复位电路对从MCU的监视定时器。

在本实施方式中，所述主MCU芯片内置监视定时器：当所述主MCU芯片正常工作时，在工作循环内清除内置监视定时器，若所述内置监视定时器时长超过13s，则所述内置监视定时器溢出，判定所述主MCU芯片处于工作异常状态，执行所述步骤S3。

作为一种优选的实施方式，所述从MCU芯片对所述主MCU芯片的监视定时器：所述主MCU芯片正常工作时，向所述从MCU芯片持续发送频率为10Hz的脉冲信号；若所述从MCU芯片超过3s未检测到该脉冲信号，则判定所述主MCU处于工作异常状态，通过拉低所述主MCU复位引脚进行复位并将溢出时间更延长为30s，并执行所述步骤S3，待所述主MCU进入正常工作状态后，再更缩短至3s。

在本申请中，所述从MCU内置监视定时器：从MCU正常工作时，在其工作循环内清除内置监视定时器，若超过13s没有进行此操作，则内置监视定时器溢出，判定从MCU处于工作异常状态，执行所述步骤S3。

作为一种优选的实施方式，所述外部监视定时器复位电路对从MCU的监视定时器：所述从MCU正常工作时，向所述监视定时器复位电路持续发送频率为100Hz的脉冲信号，若所述监视定时器复位电路超过1.6s未检测到该脉冲信号，则判定所述从MCU处于工作异常状态，通过拉低从MCU复位引脚对其进行复位。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。