一种芯片隔离环设计及筛片方法
阅读说明：本技术 一种芯片隔离环设计及筛片方法 (Chip isolation ring design and screening method ) 是由 吕继平 邬海峰 王测天 钟丹 刘莹 石君 吴晓东 杨云婷 陈长风 童伟 于 2021-10-09 设计创作，主要内容包括：本发明公开了一种芯片隔离环设计及筛片方法,在保留现有隔离环设计初衷的同时,通过隔离环上设置两个PAD,进行隔离环的IV测试,通过对IV测试值进行计算和比较,判断芯片是否具有隐裂纹风险,进一步的隔离晶圆上具有隐裂纹风险的芯片,避免其流入下道工序,造成更大的损失。(The invention discloses a chip isolation ring design and a screening method, which are characterized in that while the original purpose of the existing isolation ring design is kept, two PADs are arranged on an isolation ring to carry out IV test on the isolation ring, and whether a chip has hidden crack risks or not is judged by calculating and comparing IV test values, so that the chip with hidden crack risks on a wafer is further isolated, and the chip is prevented from flowing into the next procedure to cause larger loss.)
技术领域
本发明属于半导体技术领域，具体涉及一种芯片隔离环设计及筛片方法的设计。
背景技术
半导体电路的生产过程通常为：晶圆先经过适当的清洗（Cleaning）之后，接着进行氧化（Oxidation）及沉积，最后进行微影、蚀刻及离子植入等反复步骤，在完成晶圆上电路的加工与制作过程中，难免对晶圆造成机械损伤，产生裂纹。
隐裂纹最初发生在晶圆阶段，由于隐裂纹不明显，或隐藏在中间层，无法轻易通过高倍显微镜全部检测出来。后续在对晶圆进行切割时，会将机械应力施加于所述晶圆上。这样，一方面原就存在的隐裂纹会在机械应力的作用下，裂纹强度加深，面积扩大从而增加了晶圆的不良率。另一方面在靠近隐裂纹区域，容易造成已经切割而成的芯片内部产生裂纹，这些裂纹芯片流入下道工序，不仅增加了后续工序芯片筛选的任务，同时还有可能影响封装的良品率。芯片裂纹是半导体集成电路封装过程中最严重的缺陷之一，也是集成电路封装最致命的失效模式。无论从半导体制造的任何环节，避免芯片裂纹的产生，以及对裂纹芯片的及时检测都是非常重要的。
晶圆制造过程完成后，每颗芯片都必须经过测试，这种测试通常被称为CP测试（Circuit Probing）。隔离环是介于芯片和划片槽之间的保护环。隔离环最根本也是最主要的作用就是防止芯片在切割的时候受到机械损伤。
发明内容
本发明的目的是为了解决半导体芯片在完成晶圆上电路的加工与制作过程中容易产生隐裂纹的问题，提出了一种芯片隔离环设计及筛片方法。
本发明的技术方案为：一种芯片隔离环设计及筛片方法，包括以下步骤：
S1、在芯片版图设计阶段，为每个芯片设计隔离环。
S2、在晶圆的CP测试阶段，针对晶圆中的每个芯片，对芯片上的隔离环进行IV测试。
S3、根据隔离环的IV测试结果计算得到电压差值。
S4、针对晶圆中的每个芯片，判断其电压差值是否在预设范围内，若是则判定该芯片为正常芯片，否则判定该芯片具有隐裂纹缺陷。
S5、将判定具有隐裂纹缺陷的芯片在晶圆上做隔离标记，划定晶圆的隔离区域，完成筛片。
进一步地，步骤S1中为每个芯片设计隔离环的具体方法为：在芯片上用隔离线设置一个能够将芯片内部电路包裹完全的开口环，在隔离线的一端设置PAD，将隔离线的另一端避开该PAD，并延长走线后在端点设置PAD，将两个端点均设置有PAD的开口环作为隔离环。
进一步地，步骤S2包括以下分步骤：
S21、在晶圆的CP测试阶段，针对晶圆中的每个芯片，将隔离环上的一个PAD作为Port1端口，另一个PAD作为Port2端口。
S22、在Port2端口连接50Ω的接地电阻。
S23、在Port1端口依次输入电流I1和I2，测量得到Port1端口对应的电压V1和V2。
进一步地，步骤S2中针对晶圆中的每个芯片，其IV测试条件均相同，即在每个芯片Port1端口输入的电流I1均相同，在每个芯片Port1端口输入的电流I2均相同，且I1≠I2。
进一步地，步骤S3具体为：根据Port1端口的电压V1和V2计算得到电压差值∆V=V1 - V2。
进一步地，步骤S4中电压差值的预设范围为：Vlow≤ΔV≤Vhigh，其中Vlow表示预设的卡控门限最小值，Vhigh表示预设的卡控门限最大值。
进一步地，卡控门限最小值Vlow和卡控门限最大值Vhigh均通过N个芯片的电压差值ΔV得到，N为晶圆中的芯片总数。
本发明的有益效果是：
（1）本发明在保留现有隔离环设计初衷的同时，通过隔离环上设置两个PAD，进行隔离环的IV测试，通过对IV测试值进行计算和比较，判断芯片是否具有隐裂纹风险，进一步的隔离晶圆上具有隐裂纹风险的芯片，避免其流入下道工序，造成更大的损失。
（2）本发明在测试过程中，在Port2端口连接50Ω的接地电阻，利用输入电流测试电压的方法，可以规避采用高阻（大于500Ω）的电压测试波动，以及低阻（小于5Ω）的电流噪声造成的波动，从而实现测试精度的良好折中，保证隐裂纹探测的准确性；同时高精度标准50Ω的接地电阻具有较强的系统兼容性，成本较低。
附图说明
图1所示为本发明实施例提供的一种芯片隔离环设计及筛片方法流程图。
图2所示为本发明实施例提供的隔离环设计示意图。
图3所示为本发明实施例提供的芯片隔离环端口设置以及测试示意图。
具体实施方式
现在将参考附图来详细描述本发明的示例性实施方式。应当理解，附图中示出和描述的实施方式仅仅是示例性的，意在阐释本发明的原理和精神，而并非限制本发明的范围。
本发明实施例提供了一种芯片隔离环设计及筛片方法，如图1所示，包括以下步骤S1~S5：
S1、在芯片版图设计阶段，为每个芯片设计隔离环。
本发明实施例中，如图2所示，在芯片上用隔离线设置一个能够将芯片内部电路包裹完全的开口环，在隔离线的一端设置PAD（芯片打线管脚），将隔离线的另一端避开该PAD，并延长走线后在端点设置PAD，将两个端点均设置有PAD的开口环作为隔离环。这样隔离环的两端各有1个PAD，同时隔离环仍能将芯片内部电路包裹完全。
S2、在晶圆的CP测试阶段，针对晶圆中的每个芯片，对芯片上的隔离环进行IV测试。
步骤S2包括以下分步骤S21~S23：
S21、在晶圆的CP测试阶段，针对晶圆中的每个芯片，将隔离环上的一个PAD作为Port1端口，另一个PAD作为Port2端口。
本发明实施例中，如图3所示，将隔离环上位于左侧的PAD作为Port1端口，位于右侧的PAD为Port2端口。
S22、在Port2端口连接50Ω的接地电阻，如图3所示。
S23、在Port1端口依次输入电流I1和I2，测量得到Port1端口对应的电压V1和V2，如图3所示。
本发明实施例中，针对晶圆中的每个芯片，其IV测试条件均相同，即在每个芯片Port1端口输入的电流I1均相同，在每个芯片Port1端口输入的电流I2均相同，且I1≠I2。
S3、根据隔离环的IV测试结果计算得到电压差值，即根据Port1端口的电压V1和V2计算得到电压差值∆V= V1 - V2。
S4、针对晶圆中的每个芯片，判断其电压差值是否在预设范围内，若是则判定该芯片为正常芯片，否则判定该芯片具有隐裂纹缺陷。
本发明实施例中，电压差值的预设范围为：Vlow≤ΔV≤Vhigh，其中Vlow表示预设的卡控门限最小值，Vhigh表示预设的卡控门限最大值。
本发明实施例中，卡控门限最小值Vlow和卡控门限最大值Vhigh均通过N个芯片的电压差值ΔV得到，N为晶圆中的芯片总数。具体而言，本发明实施例中卡控门限最小值Vlow和卡控门限最大值Vhigh均通过针对N个芯片的电压差值ΔV进行大量数据测试后，按照数据分布的三个西格玛区间确定得到。
S5、将判定具有隐裂纹缺陷的芯片在晶圆上做隔离标记，划定晶圆的隔离区域，完成筛片。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：激光结晶设备